《集成电路设计原理》试卷及答案解读.docx
电科集成电路原理期末考试试卷一、填空题1.（1分）年，第一次观测到了具有放大作用的晶体管。2（2分）摩尔定律是指。3.集成电路按工作原理来分可分为、。4.（4分）光刻的工艺过程有底膜处理、涂胶、前烘、和去胶。5.（4分）MOSFET可以分为、四种基本类型。6.（3分）影响MOSFET阈值电压的因素有：、以及。VV7.（2分）在CMOS反相器中，分别作为PMOS和NMOS的和；作inout为PMOS的源极和体端，作为NMOS的源极和体端。8（2分）CMOS逻辑电路的功耗可以分为和。9.（3分）下图的传输门阵列中VDD=5V,各管的阈值电压V=1V，电路中各节点的TY初始电压为0，如果不考虑衬偏效应，则各输出节点的输出电压Y=V，=V，12Y=V。3VDDY1Y2Y310.（6分）写出下列电路输出信号的逻辑表达式：Y=；Y=；12Y=。3DDVCBAAVDDMP1VDDY1Y3BY2CDDMP2V1V2AM1BM2M3M4CBAFMN1MN2二、画图题：（共12分）1（6分）画出由静态CMOS电路实现逻辑关系Y=ABD+CD的电路图，要求使用的MOS管最少。2.（6分）用动态电路级联实现逻辑功能Y=ABC,画出其相应的电路图。三、简答题：（每小题5分，共20分）1.简单说明n阱CMOS的制作工艺流程，n阱的作用是什么？2.场区氧化的作用是什么，采用LOCOS工艺有什么缺点，更好的隔离方法是什么？3.简述静态CMOS电路的优点。4.简述动态电路的优点和存在的问题。四、分析设计题：（共38分1.（12分）考虑标准0.13mmCMOS工艺下NMOS管，宽长比为W/L=0.26mm/0.13mm，栅氧厚度为t=2.6nm，室温下电子迁移率m=220cm2/Vs，阈值电压V=0.3V,计oxnT算VGS=1.0V、VDSe=0.3V和0.9V时I的大小。已知：e=8.8510-14F/cm，Doox=3.9。2（12分）如图所示，M1和M2两管串联，且V<V-V<V，请问：BGTA1)若都是NMOS，它们各工作在什么状态?2)若都是PMOS，它们各工作在什么状态?3)证明两管串联的等效导电因子是Keff=K1K2/(K1+K2)。3（14分）设计一个CMOS反相器，要求在驱动10fF外部负载电容的情况下，输出上升时间和下降时间都不能大于40ps，并要求最大噪声容限不小于0.55V。针对0.13mm工艺，已知：VTN=0.30V,V=-0.28V,m=220cm2/Vs，m=76cm2/Vs，TPnpt=2.6nm，e=8.8510-14F/cm，eoxoox=3.9，VDD=1.2V，ln14.33=2.66，ln14=2.64。集成电路原理期末考试试卷参考答案一、填空题：（共30分）1（1分）19472（2分）集成电路中的晶体管数目（也就是集成度）大约每18个月翻一番3（3分）数字集成电路，模拟集成电路，数模混合集成电路4（4分）曝光，显影，坚膜，刻蚀5（4分）增强型NMOS，耗尽型NMOS，增强型PMOS，耗尽型PMOS6（3分）栅电极材料，栅氧化层的质量和厚度，衬底掺杂浓度7（2分）栅极，漏极，VDD，GND8（2分）动态功耗，静态功耗9（3分）4，3，210（6分）(A+B)C+D，AB+AB，AB+C二、画图题：（共12分）1（6分）2（6分）VDDVDDABDCY3YAACBCBDF三、简答题：（每小题5分，共20分）1答：n阱CMOS的制作工艺流程：1.准备硅片材料；2.形成n阱；3.场区隔离；4.形成多晶硅栅；5.源漏区n+/p+注入；6.形成接触孔；7.形成金属互连；8.形成钝化层。n阱的作用：作为PMOS管的衬底，把PMOS管做在n阱里。2答：场区氧化的作用：隔离MOS晶体管。LOCOS工艺的缺点：会形成鸟嘴，使有源区面积比版图设计的小。更好的隔离方法：浅槽隔离技术。3答：1.是一无比电路,具有最大的逻辑摆幅；2.在低电平状态不存在直流导通电流；3.静态功耗低；4.直流噪声容限大；5.采用对称设计获得最佳性能。4答：动态电路的优点：1.减少了MOS管数目，有利于减小面积；2.减小了电容，有利于提高速度；3.保持了无比电路的特点。动态电路存在的问题：1.靠电荷存储效应保存信息，影响电路的可靠性；2.存在电荷分享、级联、电荷泄漏等问题；3.需要时钟信号控制，增加设计复杂性。四、分析设计题：（共38分）LtL2.6100.131（12分）解：计算MOSFET导电因子b：WeeW3.98.8510-140.26b=mC()=m0ox()=220=584.1(mAV-2)4分noxn-7ox当VGS=1.0V(>V=0.3V)、VTDS=0.3V(<VGS-V=0.7V)时，NMOS管处于线性区，T线性区电流为：I=b(V-V)VDGSTDS1-V2=96.3765(mA)4分2DS当VGS=1.0V(>V=0.3V)、VTDS=0.9V(>VGS-V=0.7V)时，NMOS管处于饱和区，T2(V-V)2=143.1045(mA)V-V>0，即Vc<V-V。饱和区电流为：I=bDGST2（12分）解：1)设中间节点为C。分析知当电压满足VB<VG-VT<VA时，在电路达到稳态之后，M1和M2都导通。于是对M1而言，有GSTGT4分又VG-VT<VA，即VDS>V-V，故M1工作于饱和区。而对GSTM2而言，有V-V>VGSTDS，故M2工作于线性区。3分I=K(V-V-V)22)依据NMOSFET和PMOSFET的电压反转对称性知，若两管都是PMOSFET，则M1工作于线性区，M2工作于饱和区。3分3)取一例证明。以此题中的NMOSFET和给定的偏压为例，两个NMOS管等效为一个NMOS管后，依VB<VG-VT<VA知该等效管应工作于饱和区。故对M1、M2和等效管Meff有：I=K(V-V-V)2D11GTCID2=K2(VG-VT-VB)2-(VG-VT-VC)2DeffeffGTB则有由IKKK12effIIIDeffD1ID2IDeff知：111+=KKK12eff即Keff=K1K2/(K1+K2)6分3（14分）解：先考虑瞬态特性要求：(1.9-2a)t=ta-0.1+1lnr(1-a)ff(1-a)rf1t=ta-0.1+lnPPNr22(1-a)0.122(1-a)t=C由t=CLLKVKVPDDNDDPPNN(1.9-2a0.1N)(4分)=0.28=0.233a=-V=0.3=0.25V1.2V1.2Va=-TPTNPNDDDD=4.0810A/V=4.2210A/V得K-42,K-42(2分)PNK而2L1W=(P)mCPPOX=1W(2L)mPPee0tOXOX(2分)KN=1W(2L)mCNnOX=1W(2L)mNnee0tOX(L)代入相关参数可得,即WW(L)考察噪声容限：WPN=8.09=2.89NOXWP=1.052mm=0.376mm(2分)由V=V+1KTNr(VDD+VTP)=KV+V+VrTNDDTP=0.607V(2it1+1K1+Krr分)得：VNLM=V=0.607V>0.55Vit(2分)V=V-V=0.593V>0.55VNLMDDit所以所设计的CMOS反相器符合题意要求，即WPWN=1.052mm=0.376mm
