电路四输入与非门设计.doc

武汉理工大学集成电路课程设计说明书课程设计任务书学生姓名： 专业班级： 电子1003班 指导教师： 封小钰 工作单位： 信息工程学院 题 目: CMOS四输入与非门电路设计 初始条件：计算机、ORCAD软件、L-EDIT软件 要求完成的主要任务: （包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）1、课程设计工作量：2周2、技术要求：（1）学习ORCAD软件、L-EDIT软件。（2）设计一个CMOS四输入与非门电路。（3）利用ORCAD软件、L-EDIT软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。3、查阅至少5篇参考文献。按武汉理工大学课程设计工作规范要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。时间安排：2013.11.22布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项。2013.11.25-11.27学习ORCAD软件、L-EDIT软件，查阅相关资料，复习所设计内容的基本理论知识。2013.11.28-12.5对CMOS四输入与非门电路进行设计仿真工作，完成课设报告的撰写。2013.12.6 提交课程设计报告，进行答辩。指导教师签名： 年 月 日系主任（或责任教师）签名： 年 月 日目录摘要IAbstractII1 绪论12 设计内容及要求22.1 设计的目的及主要任务22.2 设计思想23软件介绍33.1 OrCAD简介33.2 L-Edit简介44 COMS四输入与非门电路介绍54.1 COMS四输入与非门电路组成54.2 四输入与非门电路真值表65 Cadence中四输入与非门电路的设计75.1 四输入与非门电路原理图的绘制75.2 四输入与非门电路的仿真86 L-EDIT中四输入与非门电路版图的设计106.1 版图设计的基本知识106.2 基本MOS单元的绘制116.3 COMS四输入与非门的版图设计137课程设计总结14参考文献15武汉理工大学集成电路课程设计说明书摘要与非门是一种非常常用的数字门电路，本文详细介绍了基于CMOS管的L-EDIT环境下的四输入与非门电路设计仿真及版图布局设计验证。通过正向设计的思从逻辑设计、电路设计、版图设计和工艺设计封面出发，实现了电路指标明确化、功能电路化、逻辑明确化的工业版图制作标准，同时本设计还通过TSPICE仿真验证了设计的正确性。关键词：与非门、L-EDIT、TSPICEAbstractNAND gate is a very common digital gates, This paper describes the design verification based on NAND gate circuit design simulation and layout layout MOS tube L-EDIT environment. By forward thinking design from logic design, circuit design, layout design and process design cover starting to realize the circuit indicators clear, functional circuit, then clear, then the logical layout of industrial production standards, while the design is verified through simulation TSPICE correctness of the design.Keywords: NAND gate、L-EDIT、TSPICE17武汉理工大学集成电路课程设计说明书1 绪论集成电路工艺加工能力基本是按照摩尔定律的规则不断提高的， 目前 90nm 加工工艺已经成为量产的主流工艺。集成电路加工能力每年的平均增长率可以达到 58%，但设计方面生产力的提高与制造能力之间一直存在差距，根据统计数据，集成电路设计效率每年的增长率约为 21%，与加工能力的增长率之间存在着较大的差距。为了能有效利用制造能力，需要从各个层面来提高设计效率。从历史上看，集成电路设计技术大约每 10 年都会有一次方法学上的突破。二十世纪70 年代开始出现了版图输入（LE）技术，发展到二十世纪80年代出现了布局布线（P&R）技术， 再发展到二十世纪90年代的综合（Synthesis）技术 直到目前的 SoC设计技术， 每次技术突破都带来了设计效率上的飞跃，这种影响如图2 所示。 同时，集成电路工艺水平已越来越受到半导体器件的物理限制，从而带来了许多新的器件结构、 新工艺和新材料的极限，加工线宽不断缩减也产生了很多寄生效应问题。这种变化对设计技术的影响是多方面的，它不仅使得集成电路的特征尺寸减少，同时也使工作时钟频率升高， 设计复杂度变高，电源电压降低，功耗变大，而且很多过去可以不关心的寄生效应和参数等已经成为现代设计中必须处理的因素。为了保证设计技术能够跟上制造工艺发展的需要，必须从多个方面入手来研究新工艺条件下的设计技术问题。未来的集成电路设计过程中要考虑的因素越来越多， 而且这些因素之间相互影响， 很多情况下所使用的设计步骤和工具、设计流程等是紧密相关的。在过去的设计过程中， 综合、 时序分析和部分布局的工作是结合在一起的，以便解决布局对综合和连线延迟的影响。目前采用的设计流程中通过对模块进行分析和优化来保证芯片可以满足多种指标要求，包括性能、功耗、噪声、面积以及可测性和可制造性等； 在将来的设计流程中， 对设计要实现的软件/硬件部分需要进行协同分析、协同设计与协同优化等，以便达到要求的性能指标。这对设计方法、工具、流程等都提出了新的挑战，需要以新的方法来解决实际问题。集成电路系统的设计更多的是体现在设计方法学上，而不是设计工具的支持上。CMOS集成电路由于工艺技术的进步以及功耗低、稳定性高、抗干扰性强、噪声容限大、可等比例缩小、以及可适应较宽的环境温度和电源电压等一系列优点，成为现在IC设计的主流技术。在CMOS集成电路设计中，异或电路的设计与应用是非常重要的。IC设计者可以根据芯片的不同功能和要求采用各种不同结构的异或电路，从而实现电路的最优化设计。2 设计内容及要求2.1 设计的目的及主要任务（1）学习ORCAD软件，L-EDIT软件。（2）设计一个CMOS四输入与非门电路。（3）利用ORCAD软件，L-EDIT软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。2.2 设计思想本设计首先在ORCAD中进行四输入与非门电路电路图的绘制，然后运用其中的仿真功能对电路予以仿真调试，接着在L-EDIT软件中制定规则、绘制版图、DRC检查。整个设计的核心是版图的设计，充分了解设计的基本原理、设计的规则。仿真检验是否达到最初的设计要求。3软件介绍3.1 OrCAD简介OrCAD Capture(以下以Capture代称)是一款基于Windows操作环境下的电路设计工具。利用Capture软件，能够实现绘制电路原理图以及为制作PCB和可编程的逻辑设计提供连续性的仿真信息。Cadence OrCADCapture是一款多功能的PCB原理图输入工具。OrCADCapture作为行业标准的PCB原理图输入方式，是当今世界最流行的原理图输入工具之一，具有简单直观的用户设计界面。OrCADCaptureCIS具有功能强大的元件信息系统，可以在线和集中管理元件数据库，从而大幅提升电路设计的效率。OrCADCapture提供了完整的、可调整的原理图设计方法，能够有效应用于PCB的设计创建、管理和重用。将原理图设计技术和PCB布局布线技术相结合，OrCAD能够帮助设计师从一开始就抓住设计意图。不管是用于设计模拟电路、复杂的PCB、FPGA和CPLD、PCB改版的原理图修改，还是用于设计层次模块，OrCADCapture都能为设计师提供快速的设计输入工具。此外，OrCADCapture原理图输入技术让设计师可以随时输入、修改和检验PCB设计。OrCAD软件系统的功能及特点：1.不仅可以对模拟电路进行直流、交流、瞬态等基本电路特性分析，而且可进行噪声分析、温度分析、优化设计等复杂的电路特性分析。2.不仅可以对模拟电路进行计算机辅助分析，而且可对数字电路、数/模混合电路进行计算机模拟。3.科研在WINDOWS环境下，以人机交互方式运行。绘制好电路图以后，即可直接进行电路模拟，无需用户编制繁杂的输入文件。再模拟过程中，可以随时分析观察模拟结果，从电路图上修改设计。4.OrCAD软件集成了电路原理图绘制、印制电路板设计、数字/模拟电路仿真、可编程逻辑器建设计等等功能，它的元器件库也是所有EDA软件中最丰富的，再世界上它一只是EDA软件的首选。OrCAD软件系统中主要包括OrCAD/CaptureCIS、OrCAD/PSpiceA/D、OrCAD/LayoutPlus等，其中每一部分可以根据需要单独使用，也可以共同组成完整的EDA系统。3.2 L-Edit简介 TannerPro的设计流程很简单。将要设计的电路先以S-Edit编辑出电路图，再将该电路图输出成SPICE文件。接着利用T-Spice将电路图模拟并输出成SPICE文件，如果模拟结果有错误，则回到S-Edit检查电路图，如果T-Spice模拟结果无误，则以L-Edit进行布局图设计。用L-Edit进行布局图设计后要以DRC功能做设计规则检查，若违反设计规则，再将布局图进行修改直到设计规则检查无误为止。将验证过的布局图转化成SPICE文件，再利用T-Spice模拟，若有错误，再回到L-Edit修改布局图。最后利用LVS将电路图输出的SPICE文件与布局图转化的SPICE文件进行对比，若对比结果不相等，则回去修正L-Edit或S-Edit的图。直到验证无误后，将L-Edit设计好的布局图输出成GDSII文件类型，再交由工厂去制作整个电路所需的掩膜板。4 COMS四输入与非门电路介绍4.1 COMS四输入与非门电路组成与非门是与门和非门的结合，先进行与运算，再进行非运算。与非运算输入要求有两个，如果输入都用0和1表示的话，那么与运算的结果就是这两个数的乘积。如1和1（两端都有信号），则输出为0；1和0，则输出为1；0和0，则输出为1。与非门的结果就是对两个输入信号先进行与运算，再对此与运算结果进行非运算的结果。简单说，与非与非，就是先与后非。图1 与非门电路图图2 与非门电路图4.2 四输入与非门电路真值表与非门（英语：NAND gate）是数字电路的一种基本逻辑电路。若当输入均为高电平（1），则输出为低电平（0）；若输入中至少有一个为低电平（0），则输出为高电平（1）。四输入门的逻辑表达式为：Y=(ABCD)=A+B+C+D。其真值表如下所示：表1 四输入与非门电路真值表ABCDY000010001100101001110100101011011010111110001100111010110111110011101111101111105 Cadence中四输入与非门电路的设计5.1 四输入与非门电路原理图的绘制CaptureCIS的Project用来管理相关文件及属性。在菜单栏中选择file>new>Project，进行原理图设计时，选中“Schematic”。在“Name”中输入工程名称，在“Location”中填写工程所在的路径。填写完成后点击确定，Capture就会自动生产该工程的原理图文件目录。同时，Capture会自动创建*.dsn、*.opj等相关文件。接下来，点击进入Schematic窗口，进行原理图绘制，其编辑窗口如下图3所示：图3 Cadence的原理图编辑窗口点击工具箱的元器件按钮，使其选中，再点击对象选择器左边中间的置P按钮，出现“Pick Devices” 对话框，在元器件库中选择需要的合适元器件摆好后，接下来进行线路连接，完成原理图的绘制，绘制好的原理图如下图4所示：图4四输入与非门电路原理图5.2 四输入与非门电路的仿真完成四输入与非门电路原理图的绘制后，下面进行电路的仿真测试，在电路的仿真开始之前需要在电路的输入端加上输入信号，如下图5所示：图5 电路仿真输入信号设置完成电路仿真设置之后，下面便进行电路的仿真，观察电路的输出的波形如下图6所示：图6 电路仿真波形根据四输入与非门电路的的真值表可知，只有当输入Vi1、Vi2、Vi3、Vi4同时为高电平（1）时，电路输出才为低电平（0），在其他的输入情况下电路输出都为高电平（0）。观察上图的电路仿真输出结果可知，仿真结果与四输入门电路的真值表结果一致，所以电路设计正确。6 L-EDIT中四输入与非门电路版图的设计6.1 版图设计的基本知识版图设计是创建工程制图（网表）的精确的物理描述的过程，而这一物理描述遵守由制造工艺、设计流程以及仿真显示为可行的性能要求所带来的一系列约束。以下是版图设计步骤：1、首先，市场部通常会详细说明需要开发的产品。2、下一步是规定设计的结构或者行为。电路设计工程师规定芯片的结构来满足市场和/或IDEA功能需求。3、系统仿真由一组工程师完成。这组工程师会对将要集成在最终芯片中的各个单独模块进行定义和验证。4、电路设计组完成所有的数字和模拟仿真，来验证电路的方案和门的连通性，以及门的尺寸（为了满足时序规范）。这些组需要和版图设计组进行交互，版图设计组会使电路适合芯片的版图布局。5、版图设计由版图设计工程师完成。他们的工作包括放置多边形，对于所有的模块，利用电路组生成的电路图来实现晶体管、基底连线、连线（使用1至6层金属）等。拿去大规模生产的最终设计是整个芯片的版图。6、在第一块晶圆制造出来后，测试工程师组就要开始尝试测试芯片，首先，他们将检查工艺参数是否在可以接受的允许误差范围内。下一步是使用工程测试仪来测试芯片，以便于找出所有的违规，并尝试在现场解决这些问题。7、在改正所有的错误（工艺上的和/或逻辑上的）后,芯片就要开始批量生产并流入市场。版图设计得好坏，其功能正确与否，必须通过验证工具才能确定。版图的验证通常包括三大部分：设计规则检查(DRC)、电学规则检查(ERC)和版图与电路图对照(LVS)。只有通过版图验证的芯片设计才进行制版和工艺流片。根据错误报告的提示, 修改版图的步骤为：(1) 将错误文件导入Virtuoso 界面。(2) 找到错误层, 根据错误提示进行修改。(3) 更新gds II, 编译规则文件, 进行DRC 验证, 重复上述(1) , (2) 操作, 直至版图完全通过DRC 验证。整套的标准单元库包括版图库、符号库、电路逻辑库等。包含了组合逻辑、时序逻辑、功能单元和特殊类型单元。是集成电路芯片后端设计过程中的基础部分。一般每个工艺厂商在每个工艺下都会提供相应的标准单元。标准单元库的设计主要包括电路设计和版图设计记忆文档的提取。其中电路设计环节要确定库容量的确定和时序曲线的优化，在这一设计中要最终确定所需的单元类型和驱动能力，电路设计完毕后进行版图的设计，往往通过全定制的人工设计进行。不过也有一些自动化的工具进行，如CELLERITY和CLIP。6.2 基本MOS单元的绘制按照上述步骤在L-EDIT中分别绘制NMOS、PMOS基本结构单元，绘制完成的MOS单元如下图7、8所示：图7 NMOS基本单元图8 PMOS基本单元在完成NMOS、PMOS基本结构单元的绘制后，需要分别对两结构单元进行电器规则的检查，在检查无误后才能调用到整体的电路设计中，如果电气规则检查有错误，必须根据错误提示对其进行修改，电器规则检查如下图9所示：图9 电气规则检查6.3 COMS四输入与非门的版图设计完成NMOS与PMOS基本结构单元的绘制后，下面进行COMS四输入与非门的版图设计，可以直接调用NMOS与PMOS基本结构单元，然后完成器件的布局与线路的连接，得到完成后的版图如下图10所示：图10 四输入与非门电路版图对比四输入与非门电路原理图下图11所示:图11四输入与非门电路原理图7课程设计总结通过这次Cadence、L-edit软件的训练，我已经初步的掌握了Cadence、L-edit软件的基本操作方法，并能够独立的运用这设计原理图及版图，我想这对我今后学习或者工作大有裨益，今后，我要更多的运用该软件，达到熟练掌握的目的，在我们锻炼动手能力的同时，学到更多的有关专业知识。这次版图设计我做的是用CMOS设计的四输入与非门设计。在我做集成电路版图设计过程中的困难之一是分不清楚集成器件的工艺层次结构。第一次使用L-edit软件设计版图设计的过程中，对于工艺部分的尺寸调节这个环节是个相当繁琐的工作。不过在后来的摸索中我熟悉使用了调节规则，方便了我后来的版图设计与调节。尽管在集成电路版图设计的过程中遇到了很多问题，但是通过这次集成电路版图设计让我再次认识到英语以及自我学习能力的重要性。通过这次课程设计，使我受益颇多，既巩固了课堂上学到的理论知识，又掌握了设计方法，在此基础上“集成电路设计”设计的基本思想和方法，学会了科学地分析实际问题，通过查资料，分析资料及请教老师和同学等多种途径，独立解决问题，同时，也培养了我认真严谨的态度参考文献1 高勇.集成电路设计技术.科学出版社,20112 高德远.超大规模集成电路-系统和电路的设计原理.高等教育出版社,20033 贾新章等.ORCAD/Capture9实用教程.西安电子科技大学出版社,19994 邓红辉等.CMOS集成电路版图-概念、方法与工具.电子工业出版社,20065 高保嘉.MOS VLSI分析与设计.电子工业出版社,2002本科生课程设计成绩评定表姓 名性 别专业、班级课程设计题目：CMOS四输入与非门电路设计课程设计答辩或质疑记录：成绩评定依据：最终评定成绩（以优、良、中、及格、不及格评定） 指导教师签字： 年 月 日