LVDS接口标准.docx

LVDS接口标准LVDS接口标准:LVDS接口是LCD Panel通用的接口标准，以 8-bit Panel为例，包括5组传输线，其中4组 是数据线，代表TxO+/TxO-.Tx3+/Tx3-O还 有一组是时钟信号，代表TxC+/TxC-。相应的在 Panel 一端有5组接收线。如果是6-bit Panel 则只有3组数据线和一组时钟线。LVDS接口又称RS-644总线接口，是20世纪 90年代才出现的一种数据传输和接口技术o LVDS 即低电压差分信号，这种技术的核心是采用极低 的电压摆幅高速差动传输数据，可以实现点对点 或一点对多点的连接，具有低功耗、低误码率、 低串扰和低辐射等特点，其传输介质可以是铜质 的PCB连线，也可以是平衡电缆。LVDS在对信 号完整性、低抖动及共模特性要求较高的系统中 得到了越来越广泛的应用。目前，流行的LVDS技术规范有两个标准：一个是TIA/EIA （电讯工 业联盟/电子工业联盟）的ANSI/TIA/EIA644 标准，另一个是IEEE 1596. 3标准。1995年11月，以美国国家半导体公司为主推出了 ANSI/TIA/EIA644 标准。1996 年 3 月, IEEE公布了 IEEE 1596. 3标准。这两个标准注重于对LVDS接口的电特性、互连与线路端接等 方面的规范，对于生产工艺、传输介质和供电电 压等则没有明确。LVDS可采用CMOS、GaAs或其 他技术实现，其供电电压可以从+5V到+3.3V, 甚至更低；其传输介质可以是PCB连线，也可以 是特制的电缆。标准推荐的最高数据传输速率是655Mbps,而理论上，在一个无衰耗的传输线上, LVDS的最高传输速率可达1. 923Gbpso OpenLDI标准在笔记本电脑中得到了广泛 的应用，绝大多数笔记本电脑的LCD显示屏与主 机板之间的连接接口都采用了 OpenLDI标准。OpenLDI接口标准的基础是低压差分信号(LowVoltage Differential Signaling, LVDS)接口, 它具有高效率、低功耗、高速、低成本、低杂波 干扰、可支持较高分辨率等特点。LVDS接口在 电信、通讯、消费类电子、汽车、医疗仪器中广 泛使用，并已经得到了 AMP、3M、Samsung、Sharp> Silicon Graphics等公司的支持。为了向台式机领域渗透，NS公司又专门针对LCD显示器 推出了新的支持OpenLDI标准的芯片组DS90c387和DS90CF388,新的芯片组支持从VGA (640X480)QXGA (2048X1536)的分辨率。DVI标准虽然还没有OpenLDI标准那样声名显赫，应用也没有OpenLDI标准那样普遍。但是由于有Intel、IBM、HP等大公司的加入，DVI 器、LCD显示器和数据投影机中已经采用了符合 DVI标准的数字显示接口。的应用前景被普遍看好,一些数字型CRT显示目前大多数计算机与外部显示设备之间都是通过模拟VGA接口连接，计算机内部以数字方 式生成的显示图像信息，被显卡中的D/A (数字 /模拟)转换器转变为R、G、B三原色信号和行、 场同步信号，信号通过电缆传输到显示设备中。对于模拟显示设备，如模拟CRT显示器，信号被 直接送到相应的处理电路，驱动控制显像管生成 图像。而对于LCD、DLP等数字显示设备，显示 设备中需配置相应的A/D (模拟/数字)转换器, 将模拟信号转变为数字信号o在经过D / A和A /D2次转换后，不可避免地造成了一些图像细节 的损失。 DVI标准由DDWG于1994年4月正式推出, 它的基础是Silicon Image公司的PanalLink接 口技术，PanalLink接口技术采用的是最小化传 输差分信号(Transition Minimized Differential Signaling, S)作为基本电气连 接。如附图所示，计算机中生成的图像信息传送 到显示处理单元(显卡)中，经处理并编码成数 据信号，数据信号中包含了一些像素信息、同步 信息以及一些控制信息，信息通过3个通道输 出。同时还有一个通道用来传送使发送和接收端 同步的时钟信号。每一个通道中数据以差分信号 方式传输，因此每一个通道需要2根传输线。由 于采用差分信号传输，数据发送和接收中识别的 都是压差信号，因此传输线缆长度对信号影响较 小，可以实现远距离的数据传输。在接收端对接 收到的数据进行解码，并处理生成图像信息供数 字显示设备显示。在DVI标准中对接口的物理方 式、电气指标、时钟方式、编码方式、传输方式、 数据格式等进行了严格的定义和规范。对于数字显示设备，由于没有D/A和A/D转换过程，避免 了图像细节的丢失，从而保证了计算机生成图像 的完整再现。在DVI接口标准中还增加了一个热 插拔监测信号，从而真正实现了即插即用DVI标准一经推出立即得到了响应，不仅各图形芯片厂商纷纷推出了系列支持DVI标准的芯片 组，ViewSonic、Samsung等公司也相继推出了 采用DVI标准接口的数字型CRT显示器和LCD显 示器。在新近上市的一些LCD和DLP数据投影机 中我们也看到了 DVI标准接口。随着数字化时代 的来临，DVI标准接口取代VGA接口成为显示设 备事实标准接口指日可待。1 LVDS介绍LVDS (Low Voltage Differential Signaling) 是一种低摆幅的差分信号技术，它使得信号能在 差分PCB线对或平衡电缆上以几百Mbps的速率 传输，其低压幅和低电流驱动输出实现了低噪声 和低功耗。几十年来，5V供电的使用简化了不同技术和厂 商逻辑电路之间的接口。然而，随着集成电路的 发展和对更高数据速率的要求，低压供电成为急 需。降低供电电压不仅减少了高密度集成电路的 功率消耗，而且减少了芯片内部的散热，有助于 提高集成度。减少供电电压和逻辑电压摆幅的一个极好例子 是低压差分信号（LVDS） o LVDS物理接口使用 L2V偏置提供400mV摆幅的信号（使用差分信 号的原因是噪声以共模的方式在一对差分线上 耦合出现,并在接收器中相减从而可消除噪声）。 LVDS驱动和接收器不依赖于特定的供电电压， 因此它很容易迁移到低压供电的系统中去，而性 能不变。作为比较，ECL和PECL技术依赖于供 电电压，ECL要求负的供电电压，PECL参考正的 供电电压总线上电压值（Vcc）而定。而GLVDS 是一种发展中的标准尚未确定的新技术，使用500mV的供电电压可提供250mV的信号摆幅。不 同低压逻辑信号的差分电压摆幅示于图1。5VPECL 3.3VCIA IM4.0 2.0 1.0 （LS 0-35 0.15 O.t Micronw19&0 198 4 198 8 1992 19% 2000 2004 Yearffi 1不同低乐逻谕信号的基分电压序幅示意图LVDS在两个标准中定义。IEEE P1596. 3 (1996年 3 月通过),主要面向 SCI (Scalable Coherent Interface),定义了 LVDS的电特性，还定义了SCI协议中包交换时的编码;ANSI/EIA/EIA-644（1995 年 11 月通过），主要定 义了 LVDS的电特性，并建议了 655Mbps的最大速率和1. 823Gbps的无失真媒质上的理论极限速率。在两个标准中都指定了与物理媒质无关的 特性，这意味着只要媒质在指定的噪声边缘和歪 斜容忍范围内发送信号到接收器，接口都能正常 工作。LVDS具有许多优点：终端适配容易;功耗低；具有fail-safe特性确保可靠性;低成本；高速传送。这些特性使得LVDS在 计算机、通信设备、消费电子等方面得到了广泛 应用。图2给出了典型的LVDS接口，这是一种单工方 式，必要时也可使用半双工、多点配置方式，但 一般在噪声较小、距离较短的情况下才适用。每 个点到点连接的差分对由一个驱动器、互连器和 接收器组成。驱动器和接收器主要完成TTL信号 和LVDS信号之间的转换。互连器包含电缆、PCB 上差分导线对以及匹配电阻。LVDS驱动器由一 个驱动差分线对的电流源组成?通常电流为3. 5mA), LVDS接收器具有很高的输入阻抗，因 此驱动器输出的电流大部分都流过100 Q?的匹 配电阻，并在接收器的输入端产生大约350mA的 电压。当驱动器翻转时，它改变流经电阻的电流 方向，因此产生有效的逻辑 1和逻辑"0状态。低摆幅驱动信号实现了高速操作并减小了功 率消耗，差分信号提供了适当噪声边缘和功率消 耗大幅减少的低压摆幅。功率的大幅降低允许在 单个集成电路上集成多个接口驱动器和接收器O 这提高了 PCB板的效能，减少了成本。13 2简单的限I-VD5接口 <接图不管使用的LVDS传输媒质是PCB线对还是电缆, 都必须采取措施防止信号在媒质终端发生反射,同时减少电磁干扰。LVDS要求使用一个与媒质 相匹配的终端电阻(100 + 20Q),该电阻终止了环流信号，应该将它尽可能靠近接收器输入端 放置。LVDS驱动器能以超过155.5Mbps的速度 驱动双绞线对，距离超过1 0 mo对速度的实际限制是：送到驱动器的TTL数据的速度；媒 质的带宽性能。通常在驱动器侧使用复用器、在 接收器侧使用解复用器来实现多个TTL信道和 一个LVDS信道的复用转换，以提高信号速率， 降低功耗。并减少传输媒质和接口数，降低设备 复杂性。LVDS接收器可以承受至少 IV的驱动器与接收 器之间的地的电压变化。由于LVDS驱动器典型 的偏置电压为+1.2V,地的电压变化、驱动器偏 置电压以及轻度耦合到的噪声之和，在接收器的 输入端相对于接收器的地是共模电压。这个共模 范围是：+0. 2V+2.2Vo建议接收器的输入电压范围为：0V+2.4V。2 LVDS系统的设计LVDS系统的设计要求设计者应具备超高速单板设计的经验并了解差分信号的理论。设计高速差 分板并不很困难，下面将简要介绍一下各注意点。2. 1 PCB 板(A)至少使用4层PCB板(从顶层到底层)： LVDS信号层、地层、电源层、TTL信号层；(B)使TTL信号和LVDS信号相互隔离，否则TTL可能会耦合到LVDS线上,最好将TTL和LVDS 信号放在由电源/地层隔离的不同层上；(C)使LVDS驱动器和接收器尽可能地靠近连接 器的LVDS端；(D)使用分布式的多个电容来旁路LVDS设备， 表面贴电容靠近电源/地层管脚放置；(E)电源层和地层应使用粗线，不要使用50 c 布线规则；(F)保持PCB地线层返回路径宽而短；(G)应该使用利用地层返回铜线(gu9oundreturn wire)的电缆连接两个系统的地层； (H)使用多过孔(至少两个)连接到电源层(线)和地层(线)，表面贴电容可以直接焊接到过孔焊 盘以减少线头。2. 2板上导线(A)微波传输线(microstrip)和带状线 (stripline)都有较好性能；(B)微波传输线的优点：一般有更高的差分阻抗、不需要额外的过孔；(C)带状线在信号间提供了更好的屏蔽。2. 3差分线(A)使用与传输媒质的差分阻抗和终端电阻相匹配的受控阻抗线，并且使差分线对离开集成芯 片后立刻尽可能地相互靠近(距离小于1 0 m m),这样能减少反射并能确保耦合到的噪声为共模噪声；(B)使差分线对的长度相互匹配以减少信号扭曲，防止引起信号间的相位差而导致电磁辐射;(C)不要仅仅依赖自动布线功能，而应仔细修 改以实现差分阻抗匹配并实现差分线的隔离；(D)尽量减少过孔和其它会引起线路不连续性 的因素；(E)避免将导致阻值不连续性的90。走线，使用圆弧或45折线来代替;(F)在差分线对内，两条线之间的距离应尽可 能短，以保持接收器的共模抑制能力。在印制板 上，两条差分线之间的距离应尽可能保持一致， 以避免差分阻抗的不连续性。2.4 终端（A）使用终端电阻实现对差分传输线的最大匹 配，阻值一般在90130。之间，系统也需要此 终端电阻来产生正常工作的差分电压;（B）最好使用精度12%的表面贴电阻跨接在差分线上，必要时也可使用两个阻值各为50。的电阻，并在中间通过一个电容接地，以滤去共 模噪声。2.5 未使用的管脚 所有未使用的LVDS接收器输入管脚悬空，所有 未使用的LVDS和TTL输出管脚悬空，将未使用 的TTL发送/驱动器输入和控制/使能管脚接 电源或地。2.6 媒质（电缆和连接器）选择（A）使用受控阻抗媒质，差分阻抗约为100Q,不会引入较大的阻抗不连续性;（B）仅就减少噪声和提高信号质量而言，平衡电缆（如双绞线对）通常比非平衡电缆好;（C）电缆长度小于0.5m时，大部分电缆都能有效工作，距离在0.5m10m之间时,CAT3 （Categiory 3）双绞线对电缆效果好、便宜并且容易买到，距离大于10m并且要求高速率时，建 议使用CAT 5双绞线对。2.7在噪声环境中提高可靠性设计LVDS接收器在内部提供了可靠性线路，用以保护在接收器输入悬空、接收器输入短路以及接收 器输入匹配等情况下输出可靠。但是，当驱动器 三态或者接收器上的电缆没有连接到驱动器上 时，它并没有提供在噪声环境中的可靠性保证。在此情况下，电缆就变成了浮动的天线，如果电 缆感应到的噪声超过LVDS内部可靠性线路的容 限时，接收器就会开关或振荡。如果此种情况发 生，建议使用平衡或屏蔽电缆。另外，也可以外 加电阻来提高噪声容限，如图3所示。图中R1、R3是可选的外接电阻，用来提高噪声容限，R2图3外加电阻援原噪声 容限的违援示意国当然，如果使用内嵌在芯片中的LVDS收发器, 由于一般都有控制收发器是否工作的机制，因而 这种悬置不会影响系统。3应用实例LVDS技术目前在高速系统中应用的非常广泛， 本文给出一个简单的例子来看一下具体的连线 方式。加拿大PMC公司的DSLAM （数字用户线接 入模块）方案中，利用LVDS技术实现点对点的 单板互联，系统结构可扩展性非常好，实现了线 卡上的高集成度，并且完全能够满足业务分散、 控制集中带来的大量业务数据和控制流通信的要求。、2E-O-1 Wv-OL 0 2kn1o-jW*-0c-7NWi.,fKin iko X发送方向 oCr100 ilooooooo接收方向。或者YL陷背权图4 PMC的DSLAM案中使田LV*技术先连线|纤图4描述了该系统线卡与线卡之间、线卡与背板 之间的连线情形，使用的都是单工方式，所以需 要两对线来实现双向通信。图中示出了三种不同 连接方式,从上到下分别为:存在对应连接芯片; 跨机架时实现终端匹配；同层机框时实现终端匹 配。在接收端串接一个变压器可以减小干扰并避 免LVDS驱动器和接收器地电位差较大的影响。 LVDS接口定义。