基于FPGA的语音存储与回放系统设计应.docx

2011/03/151.设计要求设计并制作一个数字化语音存储与回放系统，其示意图如图1 所示。图 1:数字化语音存储与回放系统示意图1. 放大器 1 的增益为 46dB，放大器 2 的增益为 40dB，增益均可调；2. 带通滤波器：通带为 300Hz 3 4kHz；3. ADC：采样频率 fs=8kHz，字长 =8 位；4. 语音存储时间 10s；5. DAC：变换频率 fc=8kHz，字长 =8 位；6. 回放语音质量良好。不能使用单片语音专用芯片实现本系统。2.数字化语音存储与回放系统硬件电路2.1 放大器 1 即音频信号放大电路音频信号放大电路如图 2 所示。第一级放大 (-4 7)倍。 IRD120 实现自动增益控制，当开关打到 1 的位置是增益自动控制， 当开关打到 2 的位置是手动控制。 增益自动、 手动控制是利用场效应管工作在可变电阻区， 漏源电阻受栅源电压控制的特性。 第二级放大 (+101)倍。第三级放大倍数可调，最大 (-20)倍，保证 ADC0809 满量程转换。图 2:音频信号放大电路2.2 带通滤波器带通滤波器如图 3 所示。实测带通 300 3300Hz。保证语音信号不失真地通过滤波器，滤除带外的低频信号和高次谐波。图 3:带通滤波器2.3 模数转换 (ADC)电路ADC电路如图4 所示。题目要求采样频率fs=8kHz，字长 =8 位，可选择转换时间不超过125 s的 8 位 A/D 转换芯片， ADC0809 的转换时间为 100 s，可选用 ADC0809。音频信号经过放大、滤波送给 ADC0809 ADC电路，将模拟量转换为数字量，再经可编程器件送给存储芯片。 cp、 oe、 eoc、 start 、 ale、 din7 0接图 9。图 4:ADC 电路2.4 语音存储电路24 语音存储电路存储芯片 HM628128D 管脚如图 5 所示。 HM628128D 可存储 8 位 131072 字， 5V 供电，静态 RAM。语音存储时间 10s。 HM628128D 在数字化语音存储与回放系统硬件电路中的接线如表 1 所示。 HM628128D 读写功能如表 2 所示。2 5 数模转换 (DAC)电路DAC如图 6 所示。题目要求变换频率fc=8kHz，字长 =8 位，可选择转换时间不超过125s的 8 位 D A 转换芯片， DAC0800 的转换时间为 100ns，可选用 DAC0800。存储芯片输出的数字量经可编程器件图 9 送给 DAC0800 DAC电路，将数字量转换为模拟量。图 6 DAC0800 DAC电路2 6 带通滤波器和功率放大器带通滤波器 2 如图 7 所示。放大器 2 和功率放大器如图 8 所示。图 6、图 7、图 8 连接起来就可以获得音频信号3 数字化语音存储与回放系统软件电路3 1 FPGA外部接线FPGA外部接线如图9 所示。clk24m 接 24MHz 晶振，cp 接图 4 ADC0809 ADC电路，yy70接图 15 HM628128D ，res 接按键开关 res 为 0 时地址复位为0，wo 接高低电平开关wo 为0 录音 wo 为 1 放音， stat 接高低电平开关，开始录音或放音。dout7.O 接图 6，wr 、read 、adr16.O 接图 5HM628128D ， bz 接发光指示灯显示录音或放音工作状态，其余端接图4ADC0809 ADC电路。图 9 FPGA外部接线 4 结论此课题的创新点在于用FPGA控制数字化语音存储与回放，取代了以往用单片机去控制；同时此课题综合了数电、模电、 DAC、 CAD、 FPGA 等多方面电子知识，对学生做课程设计、电子实验有着很大的实用性。同时此课题可作为产品开发，成本低、可靠性高 ,将会有一定的市场。