bi-mos逻辑与非门电路超大规模集成电路课程设计解读.doc

课程设计任务书学生姓名： 专业班级：电子1102班指导教师： 工作单位：信息工程学院题目：Bi-mos逻辑与非门电路初始条件：计算机、ORCA软件，L-EDIT软件。要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明 书撰写等具体要求）1、课程设计工作量：2周2、技术要求：（1）学习ORCA软件，L-EDIT软件。（2）设计一个Bi-mos逻辑与非门电路电路。（3）利用ORCA软件，L-EDIT软件对该电路进行系统设计、电路设计和版 图设计，并进行相应的设计、模拟和仿真工作。3、查阅至少5篇参考文献。按要求撰写设计报告书。全文用 A4纸打印，图 纸应符合绘图规范。时间安排：2014.12.29布置课程设计任务、选题；讲解课程设计具体实施计划与课程 设计报告格式的要求；课程设计答疑事项。2014.12.29-12.31 学习ORCA软件，L-EDIT软件，查阅相关资料，复习所 设计内容的基本理论知识。2015.1.1-1.8对半加器电路进行设计仿真工作，完成课设报告的撰写。 2015.1.9提交课程设计报告，进行答辩。指导教师签名：年 月 日系主任（或责任教师）签名：年 月 日目录目录2.摘要L.AbstractII1与非门的设计1.1.1与非门介绍1.1.2与非门逻辑符号1.2软件介绍2.2.1 OrCAD简介2.2.2 L-Edit 简介2.3 Bi-mos逻辑与非门电路的设计 34 Bi-mos电路的版图设计 6.4.1版图设计的目标6.4.2 Bi-mos电路版图设计 .6.4.2.1 PMOS单元的绘希9 64.2.2 NMOS单元的绘希9 7.4.2.3新增PMOS衬底接触点单元的绘制 84.2.4新增NMOS衬底接触点单元94.2.5沉底接触点单元和 MOS单元的连接 94.2.6三极管的绘制104.2.7 Bi-cmos 电路的绘制9 1.05心得与体会12摘要Bi-mos逻辑与非门电路由于工艺技术的进步以及功耗低、稳定性高、抗干扰性强、 噪声容限大、可等比例缩小、以及可适应较宽的环境温度和电源电压等一系列优点，成为 现在设计的主流技术。在Bi-mos逻辑与非门电路设计中，与非电路的设计与应用是非常重 要的。设计者可以根据芯片的不同功能和要求采用各种不同结构的与非电路，从而实现电 路的最优化设计。本文介绍了用ORCA软件，L-EDIT软件来绘制Bi-mos逻辑与非门电路的方法步骤，以及 版图等相关容。主要包括Bi-mos逻辑与非门电路的原理、ORCA软件，L-EDIT软件的介绍、 用ORCA软件，L-EDIT软件搭建电路和进行电路仿真以及绘制版图的具体步骤等内容。关键词：Bi-mos逻辑与非门电路、ORCA软件、L-EDIT软件、仿真IAbstractBi - nand gate MOS logic circuit due to the progress of tech no logy and low powerconsumption, high stability, strong anti-interferenee, noise toleranee, can be reduced proportion, and can adapt to a wide temperature and supply voltage and a series of adva ntages, and is now the main stream tech no logy of the desig nn the Bi - nand gate MOS logic circuit desig n, and the circuit desig n and applicati on is very importa nt.Desig ner can accord ing to the differe nt features and requireme nts of the chip used in a variety of differe nt structure and the circuit, so as to realize the optimizati on of circuit desig n.With ORCAD software has been introduced in this paper, L - EDIT software to map the Bi - nand gate MOS logic circuit method step, and Ian dscape, etc.Ma inly in cludes the Bi - nand gate MOS logic circuit principle, ORCAD software, the introduction of L - EDIT software, with ORCAD software, L - EDIT software to build circuit and circuit simulation and detailed step of Ian dscape, etc.Keywords: Bi - nand gate MOS logic circuit、ORCAD software, L - EDIT software Simulationii1与非门的设计1.1与非门介绍与非门是数字电路的一种基本逻辑电路。 与非门是与门和非门的结合，先进行与运算, 再进行非运算。若当输入均为高电平1,则输出为低电平0;若输入中至少有一个为低电 平0,则输出为高电平1。与非门可以看作是与门和非门的叠加。简单说，与非与非，就 是先与后非。与非门真值表如表1所示。表1与非门真值表AB丫001011101110逻辑表达式为丫二AB1.2与非门逻辑符号图1即为与非门的逻辑符号图1与非门的逻辑符号12软件介绍2.1 OrCAD 简介OrCAD Capture即为Capture。利用Capture软件，能够实现绘制电路原理图以及为制 作PC和口可编程的逻辑设计提供连续性的仿真信息。Cade nee OrCAD Capture是一款多功能的PC原理图输入工具。OrCAD Capture CIS具有功能强大的元件信息系统，可以在线和集 中管理元件数据库，从而大幅提升电路设计的效率，提供了完整的、可调整的原理图设计 方法，能够有效应用于PCB勺设计创建、管理和重用。不管是用于设计模拟电路、复杂的 PCB FPG和CPLD PC改版的原理图修改，还是用于设计层次模块，OrCAD Capture都能为设计师提供快速的设计输入工具。此外，OrCAD Capture原理图输入技术让设计师可以 随时输入、修改和检验PC设计。2.2 L-Edit 简介Tanner Tools Pro是一套集成电路设计软件，包含 S-Edit, T-Spice, W-Edit, L-Edit 与LVS Tanner Pro的设计流程很简单。将要设计的电路先以 S-Edit编辑出电路图，再将 该电路图输出成SPICE文件。接着利用T-Spice将电路图模拟并输出成SPICE文件，如果模 拟结果有错误，则回到S-Edit检查电路图，如果T-Spice模拟结果无误，则以L-Edit进行 布局图设计。用L-Edit进行布局图设计后要以DR功能做设计规则检查，若违反设计规则， 再将布局图进行修改直到设计规则检查无误为止。将验证过的布局图转化成SPICE文件，再利用T-Spice模拟，若有错误，再回到L-Edit修改布局图。最后利用LVS各电路图输出的 SPICE文件与布局图转化的SPICE文件进行对比，若对比结果不相等，则回去修正 L-Edit或 S-Edit的图。直到验证无误后，将L-Edit设计好的布局图输出成GDSII文件类型，再交由 工厂去制作整个电路所需的掩膜板。23 Bi-mos逻辑与非门电路的设计Bi-mos电路即为在MOS电路的基础上加以改进，增加输出推动级，构成双极型三极 管与MOS管混合电路结构的或非门电路，简称 Bi-MOS电路。其结构特点是电路的逻辑 功能部分采用COMS电路结构，可以保留COMS门电路低功耗的工作特点，而逻辑门电 路的输出级则采用双极型三极管组成互补输出电路，降低电路的输出电阻，从而提高电路 的工作速度，尤其负载是电容负载的情况。图 2即为在oread上绘制的Bi-mos电路图。此电路图由2个PMOST和5个NMO构成，两个时钟输入以及一个输出。在菜单栏中 选择PSpiee中的run进行电路仿真。如图3所示。3财 Oread Capture / - (SCHEMATI匚 1.: PAGE1J |q| 母|A-'I<-EV习:-Ne SiHiuliatiion Prefile列團二SCHEMATICl-BiasSEdit SimijIatiDn PrcfileRunFllView Simulation ResultsView Output Filr回 File Edrt Vtew Place Macro PSpioe | Accessorie& Opttons Window Hlp4#Create NctfistView NetlisEUbnsakFPlace Optimizer Parameters-MarkersELAY =«g"XSTaRTVAL = JOPPVAL = !图3电路仿真运行出现界面如图4所示。Ml 1 Fgd AA Inu-I j 中t-丄曦1 X I口曲 mM Fridil i4mMh: HFHilCii mi< fra* mJ JunhiI #图4 电路仿真点击菜单栏Trace中的Add Trace出现如图5所示界面。选择V(OUT)乍为输出，选择V(T1g)和V(T2g)作为两个输入。点击ok即可进行仿真V(T1g)和V(T2g)作为两个输入。点击ok即可进行仿真。#图5输入输出设置#仿真结果如图6所示，其中有两个上面的输入，一个下面的为输出图6仿真图由仿真图可以看出，符合与非门的逻辑表达式L二AB54 Bi-mos电路的版图设计4.1版图设计的目标版图是集成电路从设计走向制造的桥梁，它包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。版图设计是创建工程制图的精确的物理描述过程，即定义各工艺 层图形的形状、尺寸以及不同工艺层的相对位置的过程。其设计目标有以下三方面： 满足电路功能、性能指标、质量要求； 尽可能节省面积，以提高集成度，降低成本； 尽可能缩短连线，以减少复杂度，缩短延时，改善可能性。4.2 Bi-mos电路版图设计在Bi-mos电路中，有两个PMO管和五个NMO管以及两个三极管。所以在绘制的 版图中，具有三个子文件和一个总文件。4.2.1 PMOS单元的绘制绘制PMO时，要进行图层的设置：在Layers面板的下拉列表中选取图层。PMO版 图需要用到 N Well、Active、NSelect、P select、Ploy、Matall、Matal2、Active Con tact、 Via等图层。在Layers面板的下拉列表中选取 N Well选项，再从Drawing工具栏中选择 按钮，在CellO编辑窗口画出横向24格纵向15格的方形即为N Well。在CellO编辑窗口 的N Well中画出横向14格纵向5格的方形Active区，依次画出横向18格，纵向9格的 P Select区，长为2个栅格、宽为7个栅格的矩形POLY区。横向2格、纵向2格的方形 Active Con tact 区，横向4格、纵向4格的方形 Metal1。如图7所示。6怎禺就疑逐!喘爼滋益禺总签*-: n:<:-:$:;!-.!' -?>:!.§:=: wr.MM:，疥滋”，刼.: .'.-.S-M.WL: WWW- ysiii§ *7:?:<:宀.逐 加卫初.:! <-遨§'总 g§:-;2§亠 盞§養 ，心锻綁芒”"圧切空切一:1:!;曰专跖匂臼臼:初滋滋严 ，占妙洌総渤H注懣密密隣汤洌怨济H俱位沪EIFi'Ftnli-Tuut'liuT.l-.ui'fcetR.IFUtl-uulHwiw 逼:>身:>-:<>第詢獄捋惫 ”聲渤爛:滋邂离:才 聲®:腳滋H:.:注鑑 尺迫:-:总-，:”“:;:.囹樱 磁f昌 養:-:-:-:. 姦曲.:.:宀m1-."钦is:,;:-:?:.:-:.A.'-:-:譽:;:-.:!:-. ，一副翻即 範.总 遇聲刘 5.?:SWS:I:-;:W.:.7必E:iu即 j養§i.盃 "“.,.% .!" 老>:<養 ”吩:;B滋护 aif!; 口ggsii 冷1藏 鑒:-:藏盖 钊滋滋i鬪图7 PMOS版图8所示。进行截面的观察,Tools 中的 Cross-Sect ion此时可以点击菜单栏的-:;:- B > h r_ J -_ I ; JJJE*« >>. <養 Ff-:m a B lu l!a :I-* I- -I :mm-:" r k r a r - K r r k V « . E - b »mm-."-: *¥:v-:r土 7ZN r- .Mt-:-:-?,:二二二：二二 盘w;加広三孑 摻i鸳 _. r f = !=r1 "r*ir-r 14 <w:?:?gu:f">-?- r?-:?r:*! rb rfa-L rkL a;7#图8截面的观察422 NMOS单元的绘制绘制NMO单元和PMO单元是一个道理，根据绘制 PMO单元的过程，依次绘制 Active图 层、N Select图层、Ploy图层、Active Con tact 图层与Metal1图层，完成后的 NMO单 元如图9所示。其中，Active宽度为14个栅格，高为5个栅格；Ploy宽为2个栅格，高 为9个栅格；N Select宽为18个栅格，高为9个栅格；两个Active Con tact的宽和高皆 为2个栅格；两个Metal1的宽和高皆为4个栅格。”-A-'. _.s_> 丿h'B-*“r ”- ; Er 吧-'.'.-'-.'.,.l.,曲a'v*»,.-,n"E.<.-4a.*,ww J'-KWr-»u J / .wr Ji -«4- sQu "dr n "mr " 7-：！ J .rM,->-詁I!wvyl 巴I; J s.l-r.,"L,J” pIll1I-1I!- /J 八pl"- r- , ,-0 J,:,*/ .".-.-.-'.-.-.-!-!-.-.-.'i-.»-:!-,- -J '“r.,:|1|_-"1.|>s-»JL'l>rJk'H J 'J-Jw. Kf*r-»- J *AAII"卢r-«.Bl,Br*5.J-"!.s««.1.Qr-!-sss» . 7 <-d <- I- «.-».'JuJ I-I'h"-，儿，f . "'rJAIIU/JI.SItz".e- e-J-«-e4-s.-丿，.- -图9 NMOS版图423新增PMOS衬底接触点单元的绘制由于pmos的衬底要接电源，所以需在 N Well上建立一个欧姆接触点，其方法为在 N Well上制作一个N型扩散区，再利用 Active Con tact将金属线接至此N型扩散区。而N型扩散区必须在 N Well图层绘制出 Active图层和NSelect图层，再加上 Active Contact 图层与Metal1图层，使金属线与扩散区接触。执行 Cell/New命令，打开Create NewCell 对话框，在New cell name栏内输入“ Basecontactp ”，然后单击 OK按钮，绘制PMOS寸 底接触点单元，其中N Well宽为15栅格、高为15栅格，Active宽为5个栅格、高为5 栅格，N Select宽为9个栅格、高为9个栅格，Active Con tact宽为2个栅格、高为2 个栅格，Metal1宽为4个栅格，高为4个栅格。 绘制如图10所示。- r - ":»一： 4.b4<a>*i. - - B I imi; 1 m; d9图10新增PMOS寸底接触点单元的绘制#424新增NMOS衬底接触点单元执行Cell/New命令，打开Create New Cell对话框，在 New cell name栏内输入“ Basecontact6，然后单击OK按钮，绘制NMOS衬底接触点单元，Active宽为5个栅 格、高为5栅格，P Select宽为9个栅格、高为9个栅格，Active Con tact宽为2个栅格、 高为2个栅格，Metal1宽为4个栅格，高为4个栅格。绘制如图11所示。图11新增NMOS寸底接触点单元4.2.5沉底接触点单元和 MOS单元的连接引用 Basecontactp 和 Basecontactn 单元：执行 Cell/Instanee命令，打开 Select Cellto Instanee 对话框，分别选择 Basecontactp和Basecontactn单元，将其复制到 Ex2中,如图12(a), (b)所示10图 12 (b)连接后的NMO单元426三极管的绘制如上绘制MOS管同样道理绘制出三极管的图形如图 13所示。11#图13三极管乎. . V. . . - .V . . .3 空:-:总!>!:.>:-!:;:>:<:<: g>-:.£:.-:<:;?;:>:12#4.2.7 Bi-emos电路的绘制绘制完PMOS,NMC以及三极管的版图，可将其整合为整个Bi-mos电路的版图。加上连接点以及电源VCC地GND后。如图14所示。145心得与体会本次课程设计的完成，收获颇多，首先，我更加明白了Bi-mos电路的的基本概念，对于PMOS,NM以及与非门等电路有了认识。其次，数电是在大二学习的一门课程，此次课 程设计让我重温了一遍数电，因为很多东西忘掉看书让我又一次的查漏补缺。并且此次课 程设计涉及多个方面，最终能够顺利完成，自己感到很开心也真的是受益颇多。不论是从 课题的选择还是数据的测试，电路的仿真，版图的绘制，都让自己费了一些功夫。尤其是 版图的设计，不太接触过所以摸索着来感觉学到很多，对于两个软件也会使用了。受益匪 浅。15参考文献1 权海洋超大规模集成电路系统和电路的设计原理高等教育出版社.2003.2 贾新章.OrCAD/Capture CIS 9实用教程.西安电子科技大学出版社.2000.3 邓红辉等译.CMOS集成电路版图-概念、方法与工具.电子工业出版社.2006.孙润等编.TANNER集成电路设计教程.北京希望电子出版.20021614