微机原理与接口技术(楼顺天第二版)第六章习题解答.docx
微机原理与接口技术(楼顺天第二版)习题解答第6章总线及其形成6.1答：内存储器按其工作方式的不同，可以分为随机存取存储器(简称随机存储器或RAM和只读存储器(简称 ROM。随机存储器。随机存储器允许随机的按任意指定地址向内存单元存入或从该单元取出信 息，对任一地址的存取时间都是相同的。由于信息是通过电信号写入存储器的，所以断电时RAM中的信息就会消失。计算机工作时使用的程序和数据等都存储在RAM中，如果对程序或数据进行了修改之后，应该将它存储到外存储器中，否那么关机后信息将丧失。通常所说的内 存大小就是指RAM的大小，一般以KB或MB为单位。只读存储器。只读存储器是只能读出而不能随意写入信息的存储器。ROM中的内容是由厂家制造时用特殊方法写入的，或者要利用特殊的写入器才能写入。当计算机断电后，ROM中的信息不会丧失。当计算机重新被加电后， 其中的信息保持原来的不变，仍可被读出。ROM适宜存放计算机启动的引导程序、启动后的检测程序、 系统最根本的输入输出程序、时钟控制程序以及计算机的系统配置和磁盘参数等重要信息。6.2答：存储器的主要技术指标有：存储容量、读写速度、非易失性、可靠性等。6.3答：在选择存储器芯片时应注意是否与微处理器的总线周期时序匹配。作为一种保守的 估计，在存储器芯片的手册中可以查得最小读出周期t cyc(R)(Read Cycle Time) 和最小写周期tcyc(W)(Write Cycle Time)。如果根据计算，微处理器对存储器的读写周期都比存储器芯 片手册中的最小读写周期大，那么我们认为该存储器芯片是符合要求的，否那么要另选速度更高的存储器芯片。8086CPU对存储器的读写周期需要 4个时钟周期(一个根本的总线周期)。因此，作为一 种保守的工程估计，存储器芯片的最小读出时间应满足如下表达式：tcyc(R) V 4T tda tD T其中：T为8086微处理器的时钟周期；tda为8086微处理器的地址总线延时时间；tD为各种因素引起的总线附加延时。这里的tD应该认为是总线长度、附加逻辑电路、总线驱动器等引起的延时时间总和。同理，存储器芯片的最小写入时间应满足如下表达式：tcyc(W) V 4T 一 tda tD T6.4答：全地址译码、局部地址译码和线选。全地址译码方式下CPU地址总线的所有地址均参与存储单元的地址译码，存储单元地址唯一；局部地址译码方式和线选方式下CPU地址总线的有一些地址信号没有参与译码，那么取0或取1均可，所以存储器的存储单元地址不唯一，有重复。6.5答：数据总线的低 8位接偶存储体，高8位接奇存储体；地址总线的 A19A1同时对奇 偶存储体寻址，地址总线的 A0只与偶地址存储体连接，BHE与奇地址存储体连接。32 K 86.6答：(1)1k x 1256片，片内寻址： : A，共10位；片选控制信号：1K 1AI0 : AI5，共 6 位。32 K 8(2) 1k x 464片，片内寻址：A0 : A9，共10位；片选控制信号：1K 4AI0 : AI5，共 6 位。32 k 8(3) 4k x 88片，片内寻址： A0 : An，共12位；片选控制信号：4K 8AI2 ： AI5，共 4 位。32 k 8(4) 16k X 44片，片内寻址：A0 :人3，共14位；片选控制信号：16K 4Ai4 AI5，共 2 位。256K 86.7答：(1)1k X 12048片，片内寻址：Ao : A，共10位；片选控制信1K 1号: A10 : A19，共 10位。256K 8(2) 1k X 4512片，片内寻址：Ao : A9，共10位；片选控制信号：1K 4Ai0 : Ai9，共 10 位。256K8(3) 4k X 864片，片内寻址：A。： Aii，共12位；片选控制信号：4K 8AI2 ： AI9，共 8 位。256K 8(4) 16k X 432片，片内寻址：A。： A13,共14位；片选控制信号：16K 4A|4 : A|9 ,共 6 位。156.8答：32K=2 =8000H,所以，最高地址为：4000H+8000H-仁BFFFH贝叽可用的最高地址为 0BFFFH.14一6.9 答：7FFFH-4000H+1=4000H=2 =16KB,内存容量为 16KB6.10答：因为6264的片容量为8KBo RAM存储区域的总容量为 03FFFH-00000H+1=4000H=16KB 故需要2片6264芯片。连接图如图 6.10所示。MEMRMEMW5V74LS138A13A14A15ArMEMRA 18A 19MEMWABCD7A nDA2DOEWECS2CSi6264AqA2DoeWECS2CSi图6.10与8088系统总线的连接图检测程序段：MOV AX,0000HMOV DS,AXMOV SI,0MOV CX,16*1024MOV AL,55H CMPL: MOV SI,ALMOV BL,SI CMP BL,AL JNE ERROR INC SILOOP CMPLMOV DL,0EEH JMP NEXT ERROR: MOV DL,01H NEXT:6.11答：EPROM芯片的编程有两种方式：标准编程和快速编程。在标准编程方式下，每给出一个编程负脉冲就写入一个字节的数据。Vpp上加编程电压，地址线、数据线上给出要编程单元的地址及其数据，并使CE =0, OE =1。上述信号稳定后，在PGM端加上宽度为50ms± 5ms的负脉冲，就可将数据逐一写入。写入一个单元后将OE变低，可以对刚写入的数据读出进行检验。快速编程使用100 s的编程脉冲依次写完所有要编程的单元，然后从头开始检验每个 写入的字节。假设写的不正确，那么重写此单元。写完再检验，不正确可重写。EEPRO编程时不需要加高电压，也不需要专门的擦除过程。并口线EEPROMI作与SRAS目似，写入时间约 5ms串行EEPROIW操作按时序进行，分为字节写方式和页写方式。6.12答：8088最大方式系统与存储器读写操作有关的信号线有：地址总线Ao : A9 ,数据总线：Do : D7，控制信号： MEMR ,MEMW。根据题目条件和 74LS138译码器的功能，设计的板内数据总线驱动电路如图 6.12 (a)所示，板内存储器电路的连接电路图如图6.12 (b)所示。D0-D7MEMR74LS245 A0B0 XD0-XD7lZ A7B7 TDIR EMEMW74LS138的 Y074LS138的 Y1 74LS138的 Y2 74LS138的 Y3图6.12 (a)板内数据总线驱动电路4, O心诵 一彌一在Ur!.MECS, .住图6.12( b)板内存储器电路的连接图6.13答：In tel 2764的片容量为8KB,而题目给出的地址共 32KB,说明有4个地址区重叠, 即采用局部地址译码时，有2条高位地址线不参加译码(即A13,A14不参加译码)。地址译码电路及2764与总线的连接如图 6.13所示。ASA12MEMRA15A16A17A18A19-A0A12D0D7OEVPPPGMCE2764+5VDSD7图6.13地址译码电路及2764与总线的连接6.14答：2K X 8的In tel 6116SRAM芯片有11个地址引脚，8个数据引脚，现形成 4KB的 存储器，那么需要两块6116的芯片进行字节扩展。2000H3FFFH有8KB，所以必定有地址重 叠，应该采用局部地址译码方式。根据地址范围，A15A13必为001 , A12与A11使用一个进行片选译码。Pg 15U1曲 312 3 ABC E F t74LS138AQ 1$ *U2P凶OD"1 Ij ' "TTdj4CM1 ©R1QIl|fJCECE 皿在图中Aii没有参与译码，当Ai5Aii为00100或00101时会选中上面的 6116芯片，所 以上面6116芯片的地址范围为：2000H2FFFH ;当A15A11为00110或00111时会选中下 面的6116芯片，所以下面 6116芯片的地址范围为： 3000H3FFFH。6.15 答：(1) 00000H0仆FFH 为 8KB , 03000H03FFFH 为 4KB，所以需要 6 个 4K X 4 的ROM芯片，共3组。(2)ROM3A? 'IP 3ROMiTOEC5*0 11如3ROMOE6.16答：(1) 70000H7BFFFH 有0C000H字节，即48KB，根据题图，给出的 SRAM芯片为16K X &所以需要3片存储芯片;(2) 3 个芯片的地址范围分别为： 70000H73FFFH , 74000H77FFFH , 78000H7BFFFH ;6.17答：程序如下：STARTADDR = 2000HCHECKNUM = 9000HCODE SEGMENTASSUME CS:CODESTART: MOV AX,0；将数据段段地址存放器 DS设为0000HMOV DS,AXMOV BX,STARTADDRMOV CX,CHECKNUMMOV DX,0MOV SI,1000HXH:MOV AL,55HMOV BX,ALCMP BX,ALJNZ ERROR;用DX来计出错内存单元的个数;用SI进行出错字节单元地址存储寻址;写入;读出，比拟MOV AL,0AAHMOV BX,ALCMP BX,ALJNZ ERRORJMP RIGHTERROR: INC DXMOV SI,BX;出错字节单元数增1;将出错字节单元的地址存入1000H开始的缓冲区INC SIINC SIRIGHT:INC BXLOOP XHHLTCODE ENDSEND START 6.18 答：73FFFH-70000H+仁4000H=16K ntel 6264 的片容量为 8KB, RAM存储区总容量为16KB,故需要2片6264。8086最小方式系统与存储器读写操作有关的信号线有：地址总线 代：A9，数据总线： Do： d15，控制信号：m/7O,RD,WR,BHE。此SRAM电路与8086系统总线的连接图如图6.18所示。6264D8 D15图6.18 SRAM电路与8086系统总线的连接图D 0 D7气6.19答：28C16的引脚功能：VCC GND电源和地4。傀:11位地址线，可寻址 2KB地址空间D7 - D0 : 8位数据线WE :写允许，低电平有效。OE :输出允许，低电平有效。CE :片选信号，低电平有效。根据所学知识，28C16与8088系统的连接图如图 6.19所示。Do D"A A10MEMRMEMW图6.19 28C16与8088系统的连接图28C1601234567 DDDD DDDD
