[信息与通信]第3章组合电路的分析方法和设计方法.ppt

3. 1 组合电路的分析方法和设计方法,3. 1. 1 组合电路的基本分析方法,一、分析步骤,逻辑图,逻辑表达式,化简,真值表,说明功能,分析目的：,(1) 确定输入变量不同取值时功能是否满足要求；,(3) 得到输出函数的标准与或表达式，以便用 MSI、 LSI 实现；,(4) 得到其功能的逻辑描述，以便用于包括该电路的系 统分析。,二、分析举例,例 分析图中所示电路的逻辑功能,表达式,真值表,功能,判断输入信号极性是否相同的电路 符合电路,解,例 3.1.1 分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。,解,1. 逐级写输出函数的逻辑表达式,W,X,W,X,2. 化简,3. 列真值表,A B C D,A B C D,Y,Y,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,1 0 1 0,1 0 1 1,1 1 0 0,1 1 0 1,1 1 1 0,1 1 1 1,1,1,1,1,1,1,1,1,0,0,0,0,0,0,0,0,4. 功能说明：,当输入四位代码中 1 的个数为奇数时输出为 1，为偶数时输出为 0 检奇电路。,3.1.2 组合电路的基本设计方法,一、 设计步骤,逻辑抽象,列真值表,写表达式 化简或变换,画逻辑图,逻辑抽象：,1. 根据因果关系确定输入、输出变量,2. 状态赋值 用 0 和 1 表示信号的不同状态,3. 根据功能要求列出真值表,根据所用元器件(分立元件 或 集成芯片)的情况将函数式进行化简或变换。,化简或变换：,（1）设定变量：,二、 设计举例,例 3. 1. 2 设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。,解,输入 A、B、C ， 输出 Y,（2）状态赋值：,A、B、C = 0 表示 输入信号为低电平,Y = 0 表示 输入信号中多数为低电平,1. 逻辑抽象,A、B、C = 1 表示 输入信号为高电平,Y = 1 表示 输入信号中多数为高电平,2. 列真值表,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0,0,0,1,0,1,1,1,3. 写输出表达式并化简,最简与或式,最简与非-与非式,4. 画逻辑图, 用与门和或门实现,A,B,Y,C, 用与非门实现,&,例 设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。,解 1. 逻辑抽象,输入变量：,1 - 亮,0 - 灭,输出变量：,R（红） Y（黄） G（绿）,Z（有无故障）,1 - 有,0 - 无,列真值表,R Y G,Z,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,1,0,0,1,0,1,1,1,2. 卡诺图化简,R,YG,0,1,00,01,11,10,1,1,1,1,1,3. 画逻辑图,3.2 加法器和数值比较器,3.2.1 加法器,一、半加器和全加器,1. 半加器（Half Adder）,两个 1 位二进制数相加不考虑低位进位。,0 0,0 1,1 0,1 1,0 0,1 0,1 0,0 1,真 值 表,函数式,Ai+Bi = Si (和) Ci (进位),逻 辑 图,曾 用 符 号,国 标 符 号,半加器（Half Adder）,函 数 式,2. 全加器（Full Adder）,两个 1 位二进制数相加，考虑低位进位。,Ai + Bi + Ci -1 ( 低位进位 ) = Si ( 和 ) Ci ( 向高位进位 ),1 0 1 1,- A,1 1 1 0,- B,+,- 低位进位,1,0,0,1,0,1,1,1,1,真 值 表,标准 与或式,0 0,1 0,1 0,0 1,1 0,0 1,0 1,1 1,- S,高位进位,0,卡诺图,全加器（Full Adder）,A,BC,0,1,00,01,11,10,1,1,1,1,A,BC,0,1,00,01,11,10,1,1,1,1,圈 “ 0 ”,最简与或式,圈 “ 1 ”,逻辑图,(a) 用与门、或门和非门实现,曾用符号,国标符号,(b) 用与或非门和非门实现,3. 集成全加器,TTL：74LS183,CMOS：C661,双全加器,二、加法器（Adder）,实现多位二进制数相加的电路,1. 4 位串行进位加法器,特点：,电路简单，连接方便,速度低 = 4 tpd,tpd 1位全加器的平均 传输延迟时间,2. 超前进位加法器,作加法运算时，总进位信号由输入二进制数直接产生。,特点,优点：速度快,缺点：电路比较复杂,C0,C1,C2,集成芯片,CMOS：CC4008,TTL： 74283 74LS283,应用举例,8421 BCD 码 余 3 码,3. 2. 2 数值比较器（Digital Comparator）,一、1 位数值比较器,0 0,0 1,1 0,1 1,0 1 0,0 0 1,1 0 0,0 1 0,真 值 表,函数式,逻辑图, 用与非门 和非门实现,Ai Bi,Li Gi Mi,= Ai Bi,二、4 位数值比较器,A = A3A2A1A0,A B,L = 1,A = B,M = 1,A B,G = 1,真值表,B = B3B2B1B0,G = (A3B3)(A2B2) (A1B1)(A0B0),4 位数值比较器,1 位数值比较器,4 位集成数值比较器的真值表,级联输入：供扩展使用，一般接低位芯片的比较输出，即 接低位芯片的 FA B 。,扩展：,级 联 输 入,集成数值比较器 74LS85 (TTL),两片 4 位数值比较器, 8 位数值比较器,低位比较结果,高位比较结果,FAB,FAB,B7 A7 B6 A6 B5 A5 B4 A4,B3 A3 B2 A2 B1 A1 B0 A0,比较输出,CMOS 芯片设置 A B 只是为了电路对称，不起判断作用,B7 A7 B6 A6 B5 A5 B4 A4,FAB,B3 A3 B2 A2 B1 A1 B0 A0,FAB,集成数值比较器 CC15485(CMOS),扩展：,两片4 位 8 位,低位比较结果,高位比较结果,3. 3 编码器和译码器,3. 3. 1 编码器（Encoder）,编码：,用文字、符号或者数字表示特定对象的过程（用二进制代码表示不同事物）,二进制编码器,二十进制编码器,分类：,普通编码器,优先编码器,2nn,104,或,一、二进制编码器,用 n 位二进制代码对 N = 2n 个信号进行编码的电路,3 位二进制编码器(8 线- 3 线),编码表,函数式,Y2 = I4 + I5 + I6 + I7,Y1 = I2 + I3+ I6 + I7,Y0 = I1 + I3+ I5 + I7,输 入,输 出,I0 I7 是一组互相排斥的输入变量，任何时刻只能有一个端输入有效信号。,输 入,输 出,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,Y2 Y1 Y0,I0 I1 I2 I3 I4 I5 I6 I7,函数式,逻辑图, 用或门实现, 用与非门实现,优先编码：,允许几个信号同时输入，但只对优先级别最高 的进行编码。优先顺序：I7 I0,编码表,函数式,2. 3 位二进制优先编码器,输入 输出 为原 变量,逻 辑 图,输入 输出 为反 变量,用 4 位二进制代码对 0 9 十个信号进行编码的电路,1. 8421 BCD 编码器,2. 8421 BCD 优先编码器,3. 集成 10线 -4线优先编码器,（74147 74LS147）,三、几种常用编码,1. 二-十进制编码,8421 码 余 3 码 2421 码 5211 码 余 3 循环码 右移循环码,循环码（反射码或格雷码）,ISO码,ANSCII（ASCII）码,二、二-十进制编码器,2. 其他,实例：74LS148，74HC148,1 2 3 4 5 6 7 8,16 15 14 13 12 11 10 9,GND,扩展使用举例：,例： 用两片8线-3线优先编码器 16线-4线优先编码器 其中， 的优先权最高· · ·,3.3.2 译码器（Decoder）,编码的逆过程，将二进制代码翻译为原来的含义,一、二进制译码器 (Binary Decoder),输入 n 位二进制代码,如： 2 线 4 线译码器,3 线 8 线译码器,4 线 16 线译码器,输出 m 个 信号 m = 2n,1. 3位二进制译码器 ( 3 线 8 线),真值表,函数式,0 0 0 0 0 0 0 1,0 0 0 0 0 0 1 0,0 0 0 0 0 1 0 0,0 0 0 0 1 0 0 0,0 0 0 1 0 0 0 0,0 0 1 0 0 0 0 0,0 1 0 0 0 0 0 0,1 0 0 0 0 0 0 0,3 线 - 8 线译码器逻辑图, 输出低电平有效,工作原理：,2. 集成 3 线 8 线译码器 - 74LS138,引脚排列图,功能示意图,输入选通控制端,芯片禁止工作,芯片正常工作,3. 二进制译码器的级联,两片3 线 8 线,4 线-16 线,A0,A1,A2,A3,0,1,0 7,8 15,三片 3 线- 8 线,5 线 - 24 线,工 禁 禁,禁 工 禁,禁 禁 工,禁 禁 禁,全为 1,功能特点：,输出端提供全部最小项,电路特点：,与门(原变量输出),与非门(反变量输出),4. 二进制译码器的主要特点,二、二-十进制译码器 (Binary-Coded Decimal Decoder),将 BCD 码翻译成对应的十个输出信号,集成 4 线 10 线译码器：,7442 74LS42,半导体显示(LED),液晶显示(LCD),共阳极,每字段是一只 发光二极管,三、显示译码器,数码显示器,0 0 0 0 0 0 1,1 0 0 1 1 1 1,0 0 1 0 0 1 0,0 0 0 0 1 1 0,1 0 0 1 1 0 0,0 1 0 0 1 0 0,0 1 0 0 0 0 0, 低电平驱动,0 0 0 1 1 1 1,0 0 0 0 0 0 0,0 0 0 0 1 0 0,共阴极, 高电平驱动,1 1 1 1 1 1 0,0 1 1 0 0 0 0,1 1 0 1 1 0 1,1 1 1 1 0 0 1,0 1 1 0 0 1 1,1 0 1 1 0 1 1,1 0 1 1 1 1 1,1 1 1 0 0 0 0,1 1 1 1 1 1 1,1 1 1 1 0 1 1,驱动共阴极数码管的电路, 输出高电平有效,驱动共阳极数码管的电路, 输出低电平有效,数 据 传 输 方 式,并行传送,0,1,1,0,串行传送,并-串转换：数据选择器,串-并转换：数据分配器,3. 4 数据选择器和分配器,在发送端和接收端不需要 数据 并-串 或 串-并 转换装置，但每位数据各占一条传输线，当传送数据位数增多时，成本较高，且很难实现。,3. 4. 1 数据选择器 ( Data Selector ),能够从多路数据输入中选择一路作为输出的电路,一、4 选 1 数据选择器,输 入 数 据,输 出 数 据,选择控制信号,1. 工作原理,D0,D1,D2,D3,D0 0 0,D0,D A1 A0,2. 真值表,D1 0 1,D2 1 0,D3 1 1,Y,D1,D2,D3,3. 函数式,一、4 选 1 数据选择器,3. 函数式,4. 逻辑图,= D0,= D1,= D2,= D3,常见的双4选1的集成芯片：,74LS153，CC14539,例1：,试用双4选1数据选择芯片74LS153组成一个8选1数据选择器。,例2：,试用74LS153实现交通信号灯监视电路。, ,二、集成数据选择器,1. 8 选 1 数据选择器,74151 74LS151 74251 74LS251,引 脚 排 列 图,功 能 示 意 图,禁止,使能,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,1,0,A2 A0 地址端,D7 D0 数据输入端,2. 集成数据选择器的扩展,两片 8 选 1（74151）,16 选 1数据选择器,A2,A1,A0,A3,低位,高位,0,0 7,D0 D7,1,D8 D15,0,四片 8 选 1（74151）,32 选 1 数据选择器,方法 1：,74LS139 双 2 线 - 4 线译码器,1,0 7,0,0 0,0 1,1 0,1 1,D0 D7,D8 D15,D16 D23,D24 D31,方法 2：,74LS153 双 4 选 1 数据选择器,方法 1：,四片 8 选 1（74151）,32 选 1 数据选择器,四路 8 位 并行数据,四路 1 位 串行数据,一路 1 位 串行数据,（电路略）,真值表（使用 74LS139 双 2 线 - 4 线译码器）,3. 4. 2 数据分配器 ( Data Demultiplexer ),将 1 路输入数据，根据需要分别传送到 m 个输出端,一、1 路-4 路数据分配器,数据 输入,数据输出,选择控制,0 0,0 1,1 0,1 1,D 0 0 0,0 D 0 0,0 0 D 0,0 0 0 D,真 值 表,函 数 式,逻辑图,二、集成数据分配器,用 3 线-8 线译码器可实现 1 路-8 路数据分配器,数据输出,S1 数据输入（D）,地址码,数据输入 (任选一路),3. 5 用 MSI 实现组合逻辑函数,3. 5. 1 用数据选择器实现组合逻辑函数,基本方法：对照比较,了解：,基本原理,重点掌握：,设计方法,理解：,设计特点,1. 原理：,选择器输出为标准与或式，含地址变量的 全部最小项。例如,而任何组合逻辑函数都可以表示成为最小项之和 的形式，故可用数据选择器实现。,4 选 1,8 选 1,2. 步骤,(1) 根据 n = k - 1 确定数据选择器的规模和型号,(n 选择器地址码，k 函数的变量个数),(2) 写出函数的标准与或式和选择器输出信号表达式,(3) 对照比较确定选择器各个输入变量的表达式,(4) 根据采用的数据选择器和求出的表达式画出连线图,二、应用举例,例 3.5.1,用数据选择器实现函数,解,(2) 标准与或式,(1) n = k -1 = 3 -1 = 2,可用 4 选 1 数据选择器 74LS153,数据选择器,(3) 确定输入变量和地址码的对应关系,令 A1 = A, A0 = B,则 D0 = 0 D1 =D2 = C D3 = 1,方法一：公式法,F,(4) 画连线图,(4) 画连线图(与方法一相同),方法二：图形法,按 A、B 顺序写出函数的标准与或式,含变量 C 的 F 的卡诺图,含变量 Di 的 Y 的卡诺图,0,C,C,1,D0,D1,D2,D3,令 A1 = A, A0 = B,则 D0 = 0 D1 =D2 = C D3 = 1,解二,用8选1数据选择器实现函数,e.g.2,用数据选择器设计4个开关控制一个电灯的逻辑电路，要求改变任何一个开关的状态，电灯的状态都要变化,解,(1) 逻辑抽象,输入变量：A、B、C、D表示4个开关,0和1分别表示开关的两种状态,输出变量：Y表示电灯，亮为1，灭为0,根据：n = k -1 = 4 -1 = 3,可用 8 选 1 数据选择器 74LS151,(2) 写出真值表,(3) 写出函数表达式,(4) 确定输入变量和地址码的对应关系,令 A2 = A, A1= B, A0= C,则,(5) 画连线图,例 3.5.3 用数据选择器实现函数,解,(2) 函数 Z 的标准与或式,8 选 1,(3) 确定输入变量和地址码的对应关系,(1) n = k-1 = 4-1 = 3,若令,A2 = A, A1= B, A0= C,(4) 画连线图,则,D2=D3 =D4 =1,D0= 0,用 8 选 1 数据选择器 74LS151,Z,D1=D,公式法：,3. 设计特点：,1）只有一个输出变量,2）函数表达式是标准与或式的形式,3. 5. 2 用二进制译码器实现组合逻辑函数,一、基本原理与步骤,1. 基本原理：,二进制译码器又叫变量译码器或最小项 译码器,它的输出端提供了其输入变量的 全部最小项。,任何一个函数都可以 写成最小项之和的形式,2. 基本步骤,(1) 选择集成二进制译码器,(2) 写函数的标准与非-与非式,(3) 确认变量和输入关系,例 3.5.5用集成译码器实现函数,(1) 三个输入变量，选 3 线 8 线译码器 74LS138,(2) 函数的标准与非-与非式,(4) 画连线图,解,(4) 画连线图,(3) 确认变量和输入关系,令,则,在输出端需增加一个与非门,3. 5. 2 用二进制译码器实现组合逻辑函数,一、基本原理与步骤,1. 基本原理：,二进制译码器又叫变量译码器或最小项 译码器,它的输出端提供了其输入变量的 全部最小项。,任何一个函数都可以 写成最小项之和的形式,2. 基本步骤,(1) 选择集成二进制译码器,(2) 写函数的标准与非-与非式,(3) 确认变量和输入关系,例 3.5.5用集成译码器实现函数,(1) 三个输入变量，选 3 线 8 线译码器 74LS138,(2) 函数的标准与非-与非式,(4) 画连线图,解,(4) 画连线图,(3) 确认变量和输入关系,令,则,在输出端需增加一个与非门,第三章 小结,一、组合逻辑电路的特点,组合逻辑电路是由各种门电路组成的没有记忆功 能的电路。它的特点是任一时刻的输出信号只取决于 该时刻的输入信号，而与电路原来所处的状态无关。,逻辑图,逻辑表达式,化简,真值表,说明功能,二、组合逻辑电路的分析方法,三、组合逻辑电路的设计方法,逻辑抽象,列真值表,写表达式 化简或变换,画逻辑图,练习 写出图中所示电路的逻辑表达式，说明其功能,解,1. 逐级写出输出逻辑表达式,2. 化简,3. 列真值表,0 0,0 1,1 0,1 1,1,0,0,1,4. 功能,输入信号相同时 输出为1，否则为0 同或。,四、常用中规模集成组合逻辑电路,1. 加法器：,实现两组多位二进制数相加的电路。 根据进位方式不同，可分为串行进位加法 器和超前进位加法器。,2. 数值比较器：,比较两组多位二进制数大小的电路。,集成芯片：,74LS183（TTL）、C661（CMOS） 双全加器,两片双全加器（如74LS183） 四位串行进位加法器,74283、74LS283（TTL） CC4008（CMOS） 四位二进制超前进位加法器,集成芯片：,7485、74L 85（TTL） CC14585、C663（CMOS） 四位数值比较器,3. 编码器：,将输入的电平信号编成二进制代码的电路。 主要包括二进制编码器、二 十进制编码 器和优先编码器等。,4. 译码器：,将输入的二进制代码译成相应的电平信号。 主要包括二进制译码器、二 十进制译码 器和显示译码器等。,集成芯片：,74148、74LS148、74LS348（TTL） 8 线 3 线优先编码器,74147、74LS147（TTL） 10 线 4 线优先编码器,集成芯片： 74LS139（TTL） 双2线 4线译码器,74LS138（TTL） 3线 8线译码器（二进制译码器）,7442、74LS42（TTL） 4线 10线译码器,74247、74LS247（TTL） 共阳极显示译码器,7448、74248、7449、74249等（TTL） 共阴极显示译码器,5. 数据选择器：,在地址码的控制下，在同一时间内从 多路输入信号中选择相应的一路信号 输出的电路。常用于数据传输中的并- 串转换。,集成芯片：,74153、74LS153 双4 选 1 数据选择器 74151、74LS151、74251、74LS251 8 选 1 数据选择器,6. 数据分配器：,在地址码的控制下，将一路输入信号 传送到多个输出端的任何一个输出端 的电路。常用于数据传输中的串-并转 换。,集成芯片：,无专用芯片，可用二进制集成译码器实现。,练习 用二 - 十进制编码器、译码器、发光二极管七段显示器，组成一个 1 数码显示电路。当 0 9 十个输入端中某一个接地时，显示相应数码。选择合适的器件，画出连线图。,解,五、用中规模集成电路实现组合逻辑函数,1. 数据选择器：,为多输入单输出的组合逻辑电路，在输入数据都为 1 时，它的输出表达式为地址变量的全部最小项之和，适用于实现单输出组合逻辑函数。,2. 二进制译码器：,输出端提供了输入变量的全部最小项，而且每一个输出端对应一个最小项，因此，二进制译码器辅以门电路（与非门）后，适合用于实现单输出或多输出的组合逻辑函数。,