5.时序课件-数字电路.ppt

1,第五章 时序逻辑电路(Sequential logic),第一节 概述,一、定义：任一时刻电路的稳定输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。,结构上的特点：,1. 必须包含存储器，通常还包含组合电路；,2.存储器的输出状态必须反馈到组合电路的输入端。,CP ai bi ci-1(Q) si ci(D),0 a0 b0 0 s0 c0,1 a1 b1 c0 s1 c1,2 a2 b2 c1 s2 c2,由此可归纳出时序电路的框图：,2,二 、时序电路的框图,外部输入,外部输出,原状态:,新状态：,三、描述其逻辑功能的方程组,驱动方程,状态变量,输出方程,状态方程,3,四、时序电路的分类,同步时序逻辑电路：电路中所有触发器状态的变化都在同一 时钟信号的同一边沿发生。,异步时序逻辑电路：不满足同步时序逻辑电路的条件。,不在同一时钟边沿翻转； 没有时钟信号。,按输出信号的特点分可分为:,米利型：输出信号与电路的状态和输入变量都有关。,穆尔型：输出信号只取决于电路的状态。（电路可能没有输入信号）。,按电路中触发器的动作特点可分为：,同步时序逻辑电路；异步时序逻辑电路。,米利型（Mealy） 和 穆尔型 （Moore）两种。,4,五、本章重点,时序电路的分析； 时序电路的设计； 常用电路。,包括同步和异步时序电路，以同步电路为重点,只要求同步电路的设计；包括计数器和串行数据检测器,包括寄存器和计数器,【题5.4】，【题5.9】，【题5.11】，实验四电路设计；【加】用JK触发器设计7进制加法计数器。,5,第二节 同步时序电路的分析方法(Synchronous),例1：分析七进制递增计数器。,要求：,解：,分析：必须求出三组方程: 输出方程、驱动方程、 状态方程。,第1步：求驱动方程和输出方程,K1= 1,J2= Q1,J3= Q2Q1,K3= Q2,驱动方程,输出方程:,Y = Q3Q2,逻辑图,逻辑功能,6,第2步：求状态方程,方法：将驱动方程代入所用触发器的特性方程。,省略表示原状态的n：,为了更直观的描述时序电路的功能，还要引进新的描述方法。如：状态转换表、状态转换图、时序图（波形图）。,K1= 1,J2= Q1,J3= Q2Q1,K3= Q2,7,第3步：求状态转换表,第4步: 求状态转换图,有时还要画电路的工作波形图，也叫时序图。,注意Q端顺序和X,Y的标法,8,第5步： 求时序图,9,例2：分析图示有输入信号的时序电路：,第1步:驱动方程、输出方程,第3步：状态转换表,解：,第2步：状态方程,可称为次态卡诺图,10,分析：这是一个可控计数器。当A=0时，是加法计数器，其状态由00递增到11，再从00开始；当A=1时，是减法计数器，其状态由11递减到00，再从11开始。,第四步：状态转换图,11,第三节 若干常用时序逻辑电路,一、寄存器和移位寄存器,（一） 寄存器(Register),功能：寄存二值代码。,构成：用各种结构的触发器均可实现。,12,下面分析CC4076的功能：,13,功能表：,置数,清零,保持,14,（二）移位寄存器(Shift register),功能：存储的代码能够在移位脉冲的作用下依次左移或右移。,应用：数据的串行并行转换、数值运算以及数据处理等。,构成：各种主从结构、边沿结构的触发器。以D触发器最方便。,分类：右移、左移、双向。,1.右移,连接方程： Di = Qi-1,15,连接方程： Di = Qi-1,2.左移,连接方程： Di = Qi+1,3.双向,S=1 右移， S=0 左移。,16,4.集成移位寄存器74LS194A,工作模式控制,异步清零,左4 左1 左3 左2,17,（三）扩展与应用,扩展,例如: 用两片74LS194A连城8位双向移位寄存器。,18,应用举例数值运算,Y =8M+2N,置数,右移,19,二、计数器(Counter),（一）同步计数器,2.分类：,同步、异步；,加法（递增）、减法、可逆（加/减）；,二进制、二十进制、任意进制。,3.参数：,模：一个工作循环包含的状态数。也称为进制。,1.二进制计数器,模为二的整数次幂。,构成：一般用T触发器。,下面以四位二进制加法计数器为例，研究分析方法。而减法和可逆计数器只作一般介绍。,1.功能：对输入的时钟脉冲进行计数。,按触发器翻转情况分类,按计数器中数字增减分类,按计数器中数字编码分类,20,第1步：驱动方程，输出方程,C=Q3Q2Q1Q0,第2步：状态方程,=Q0 Q1,=Q0Q1 Q2,第三步：状态转换表,见下页。,T1=Q0,T2=Q0Q1,T3=Q0Q1Q2,T0=1,=Q0Q1 Q2 Q3,21,22,第4步：状态转换图,第5步：时序图,Q0为2分频;Q1为4分频；Q2为8分频；Q3和C为16分频。,应用：,分频器。,23,中规模集成4位同步二进制计数器74161,同步预置数,异步清零,工作状态控制,数据输入,74LS162,74LS163等是同步清零方式,24,用T触发器构成CC4520,特点：通过控制时钟信号的有无来控制触发器的翻转。,Q0=1时，CP可通过,Q0Q1=1时，CP可通过,Q0Q1Q2=1时，CP可通过,25,同步二进制减法计数器,同理，也可以用控制时钟信号的方法，用T触发器来构成。CC14526就是这样一种电路。,(i=1,2n-1),26,二进制加/减计数器（可逆计数器）,a.单时钟式（加/减控制式）,将加和减计数器的驱动方程组合起来，就得到可逆计数器的驱动方程。,电路的时序图请参阅图5.3.18。,74LS191,加/减控制端,异步置数,27,b.双时钟式,74LS193,异步置数,异步清零,28,2.十进制计数器,加法计数器,重点介绍加法计数器。减法和可逆计数器情况与二进制计数器类似。,功能：模为十的计数器。,C=Q3Q0,29,状态转换表,状态转换图,由于有十个状态循环，故称为十进制计数器。,由于六个无效状态都可以在时钟信号作用下进入有效循环，故称为可自启动的计数器。,0,30,时序图,74LS160,5分频,10分频,其各输入端的功能与74LS161完全相同。,31,减法计数器,32,3.任意进制计数器,可用触发器设计；也可用中规模计数器构成后面将单独介绍。,可逆计数器,74LS190是加减控制式.,33,（二）异步计数器,1.二进制计数器,加法计数器,Q2Q1Q0,000,001,010,011,100,101,110,111,与同步计数器比，具有如下特点：,* 电路简单；,* 速度慢；,常见MSI有：74LS293、74LS393、74HC3934位； CC4024（7位）、CC4040(12位)、CC4060(14位).,特点：当Qi-1有下降沿时，Qi翻转。,构成：用T/触发器；,34,减法计数器,特点：前级 端接后级CP端。,利用上升沿翻转的触发器也可构成加法和减法计数器。请同学自行分析。,35,2.十进制计数器,以十进制计数器为例介绍异步时序电路的分析方法。,特点：步骤与同步电路相同，区别在于要随时注意各触发器的时钟信号。,第二步：状态方程,CP0=CP,CP1=Q0,CP2=Q1,CP3=Q0,C=Q3Q0,36,第三步：状态表,第四步：状态图,37,74LS290 简介,置9 端：S9 1·S9 2 = 1时，状态置为1001 (9).,置0 端：S0 1·S0 2 = 1时，状态置为0000 (0).,时钟由CP1输入时，为五进制计数器。,时钟由CP0输入时，将Q0与CP1相连，为十进制计数器。,异步置9端,异步置0端,二五十进制计数器,等效为这样,38,（三） 任意进制计数器的构成方法,用状态图解释三种方法：,如何用MSI计数器构成任意进制计数器。,设已知MSI计数器的模为N,要构成的任意进制计数器的模为M。,方法：1.用门（一般为与非门）译出对应状态S1;,2.再清零或置数具体操作分三种情况：,(1) 用 端清零异步置零法；,(3) 用 端置数同步置数法；,(2) 用 端清零同步置零法；,异步置零法,同步置零法,同步置数法,65页,66页,39,2.同步置数法利用 端,方法：译出状态M-1 。,注意：,若包含状态1001，则C端有进位输出；,若欲译状态1001，则在C端接非门即可，且当置数为D时，恰好跳过D个状态。,1.同步置零法利用 端,置9,译4,40,3.异步置零法 利用 端,例：利用74160构成六进制计数器。(M=6,N=10),若不接Q0和Q3，则状态图中无效状态转换情况有变化。,缺点：置零不可靠,方法：用与非 门译出状态M。,此线被切断,41,改进电路,可作进位输出,特点： 用基本RSFF锁存G1门的低电平信号。下面 用波形图来说明（忽略74160的延迟时间）,低电平时间等于CP高电平时间,42, 若MN如何处理,两级间连接方法,方法：用多片N进制计数器连成模大于M的计数器，再用上述三种方法连成M进制计数器。也可由M=M1*M2，先构成M1、M2进制计数器，再进行级联。,1.并行进位法同步工作方式,注意此处连接方式,fh45,43,2.串行进位法异步工作方式,注意非门的使用,44,用RD端整体置零,译码的状态仍为M,G1、G2门均可作为进位输出,用LD端整体置数,例如：29进制计数器。,仍为29进制计数器（置0法）,45,用M=M1*M2级联的方法,M1=10 ，M2= 6 , M=60 。注意两种进位方式。,42,46,（四）移位寄存器型计数器,1.环形计数器,以移位寄存器为基础，通过修改反馈逻辑，构成计数器。,0001,1000,0100,0010,0011,1001,1100,0110,0111,1011,1101,1110,0101,1010,0000,1111,主循环,主循环,1. 模等于触发器 个数，即 N = n 。,2. 不需译码。,3. 不能自起动。,特点：,47,解决自启动的方法：,或非门的输入不包括最右面触发器Q端。,48,2. 扭环形计数器（约翰逊计数器）,特点：,1.模等于触发器个数的2倍- N = 2 n；,2.不能自启动；,3.需要译码，但电路简单，且无竞争冒险。,有效循环,无效循环,49,解决自启动的方法：,有效循环,无效循环,1,K图中空格代表约束项。,Q0n+1K图,可用约束项化简P式,50,译码方法,以0000状态为例：,同理：,Y4 = Q0 Q3,0000状态（译码为Y0）的K图,51,第四节 同步时序逻辑电路的设计方法,一、设计的步骤：,任务：,功能,逻辑图,驱动方程 输出方程,状态方程,状态转换表 状态转换图,第一步,第二步,第三步,第四步,我们以图示电路为例，由后向前推出设计必要的步骤：,52,二、设计举例,1. 计数器设计,例1:设计同步13进制加法计数器。,第一步：状态图,计数器的状态图可直接画出。但要事先约定好编码。,13进制计数器有13个状态循环，可采用4位编码:,0111,0,0001,0,0010,0,0011,0,0100,0,0101,0,0110,0,0,1000,0,1001,0,1010,0,1011,0,0000,1100,1,第二步：状态方程，输出方程,要借助次态卡诺图来求状态方程；而输出方程则很容易求出。,0111,0001,0010,0100,0011,0101,0110,1000,0000,1001,1010,1100,1011,0111,53,将次态卡诺图分为4个卡诺图：,Q3,Q2,选择JK触发器。,0001,0010,0100,0011,0101,0110,1000,0000,1001,1010,1100,1011,0111,返回,54,Q1,输出方程：,C= Q3Q2,Q0,为便于观察我们把Q3和Q2的方程也列在下面：,55,第三步：驱动方程,Q1n+1=Q0Q1+Q0Q1,J3=Q2Q1Q0 K3= Q2,J1=Q0 K1 =Q0,第四步：画逻辑图,C=Q3Q2,由于存在未使用状态，还有第五步。,56,第五步：检查自启动,1101,1110,1111,0010,0000,57,说明：如电路不能自启动，可在第一步中将状态图画成右图形式。,解：,“111”序列检测器,X,Y,CP,例2：设计一个串行数据检测器。要求：连续输入三个或三个以上1时输出为1,其他情况下输出为0。,2.序列检测器设计,步骤与计数器设计相同，只是第一步-求状态图要复杂些，可将其分为3小步：,1.求原始状态图；,2.状态化简；,3.状态编码。,第一步：求状态转换图。,能自启动。,58,1.求原始状态图,因为不知所需状态数（这点与计数器不同），因此先用字母表示状态，进行逻辑抽象。,S0 : 没有收到1；,S1 : 收到1个1；,S2 : 收到2个1；,S3 : 收到3个以上1。,S0,S1,S2,S3,0/0,0/0,1/0,0/0,1/0,1/1,0/0,2.进行状态化简,操作：寻找等价状态，只保留一个等价状态在状态图中。,等价状态：在同样的输入下有同样的输出，而且次态也相同。,在本例中，S2与S3等价。因此只保留S2 。且将S2定义为收到2个以上1。,3.状态编码,编码位数与状态数有关；编码不同所得的电路不同。,1/1,59,第二步：状态方程、输出方程,Y = X Q1,用JK触发器构成,用D触发器构成,第三步：驱动方程,60,第四步：逻辑图,第五步：检查自启动,D0=X Q1 Q0,11,00,10,X=0,X=1,结论： 能自启动。,D1=X Q1 Q0,61,例3:求自动售货机状态图。,要求：货物单价1.5元，有1元和0.5元两种硬币，每次投入一枚硬币，机器能找零。,解：,用A表示1元硬币，A=1 表示投入；,用B表示0.5元硬币，B=1 表示投入；,用Y=1表示给出货物；,用Z=1表示找给0.5元硬币；,用S0状态表示没有收到钱；,用S1状态表示收到0.5元钱；,用S2状态表示收到1元钱；,依题意可得如下状态图：,S0,S1,S2,00/00,01/00,01/10,10/11,10/10,00/00,01/00,10/00,00/00,AB/YZ,或,投币口,找零口,出货口,62,习题解答,（二）（1）基本RS触发器，（2）同步RS触发器不可以。,（三）,Q2Q1,驱动方程:,K1=1,JI= Q1,K2=1,输出方程:Y=Q2,状态方程:,状态转换表:,状态转换图:,63,（六）,（四）16位环形计数器。,（五）4位异步二进制计数器。,驱动方程:,状态方程:,状态转换表:,状态转换图:,64,Q3Q2Q1,（七）7进制计数器。,65,（八）12进制计数器。用74161。,（九）31进制计数器。用74160。,返回38页,66,5.8分析,译码9，置数3。为7进制。,5.9分析,译码10，异步清零。为10进制。,返回38页,67,5.11,M=0时，置数：2，所以是8进制； M=1时，置数：4，所以是6进制；,译码：9,68,返回9,