PowerPCB点点滴滴.doc

一、Power PCB 点点滴滴1、不通过网表，直接往PCB图中加器件，要在ECO Preferences 模式下生在PCB光绘的数目是层数（n+9+1）n层 + 2层 + 2层 + 2层 + 2层 + 1层 + 1层铜箔 丝印 阻焊 钢网 装配 钻孔 数控钻怎样生成光绘？ 菲林数为 铜箔+阻焊+丝印FileCAM- n层需要选line的有：电源层、地层、丝印层、装配层（CAM时）设计线路阻抗时，公司规范默认的介质介电常数Dielectrlc Constance (Er) 为4.5，外层铜箔厚度为2.1m，相应的内层铜箔厚度为1.2mil。2、Layers Setup 中Layers Name:一般不更改，因为里头已经按公司的规范要求设置好了，但其实是可认更改的（按软件编辑）Electrical Layer Type中，设置的是层的性质，其中artwork TOP层和artwork Bottom层一般布局有元件，因此被定为Component,中间各层只能走线，被认为Routing.Plane Type中： No Plane 表示此层不用于大面积铺铜箔，而用于走线；只要此层有连线，就属走线性质，这个定义与生益公司的阻抗计算中的“线路面与非线路面”的划分判准无关。 CAM PLANE ，表示此层用于铺铜箔，但用负分割方式，负分割的意义是：用2D Line走线的地方不铺铜，其余地方铺铜。 Split/Mixed. 表示此层用于铺铜，但用于正分割方式，其意义正好与负分割相反，故一般不用。 Routing Direction 用于决定走线时，该层的走线方向，此项步骤在自动布线中，将大大影响走线的速度。 Associations 用于决定Component Layer层中的联名相关信息；丝印：Silkscreen 钢网：Paste mask. 阻焊：Silk Mask. 装配：Assembly Reassign:用于决定铺铜层中采用的网络，一般是各种地、各种电源网络。Thickness是Layer Thickness里面要求输入各层的铜厚，介质层厚度，介电常数等相关信息，它们决定了本PCB板的阻抗(OZ 指特性阻抗)和时延 最后一个Electrical Layer, 可以用于在布局和设计阻抗时用于加层或减层。Query/Modify pad Stacks用地设置各种封装（Decal）和过孔（Via）在Pad Stack Type中选定Decal。则列出本PCB板已调入器件的封装。 Pin：列出了封装中各管脚的定义，Shape : Size;则列出3pin中所列各类管脚在各层中的形状，它们可在下面的各选项中进行修改。 DRC检查设置在Setup Design Rales-下检查命令在 TailsVerify Design-下3、DRC检查时，只检查屏幕上可见的部分把PCB图中已有的Component 和 Shape 增加到库中去： 先在空白处点击鼠标右键，跳出优选项或Filter过滤器，选中对应的项。 点左键，选中要增加的元件，要按右键选择Save to Library- 选择库名，和键入元件名。 OK后，结束打开不同的PCB文件，可用Ctrl+ C, Ctrl+ V进行拷贝粘贴.4、标注的作法 进入标注模式点右键选择优选项选项一种标注方式（水平、垂直等）点右健选择标注的起始点点左健选择点，开始标注。（注意Grid距离） 选注边框时，要把其它层不用的Line关掉，经验表明，它对边框有影响 选注板宽、板长时，选Snap to Corner选择一整条线 任选中一条按F5按右键选Select Pin Pair定位光标（有贴片元件时用）位置是放在距板边框5mm处。（放两面）过孔应包含在NC drill层中。5、关于“File”中的导入、导出命令（Import、Export） Export导出命令可把当前PCB文件转化为其它的文件格式。 Import可把其它的文件格式转化成当前PCB格式，在Power PCB操作中出了些小毛病时，可把文件先导出为ASCII 格式（全选Select All）,两把原文件存盘关闭，把该ASCII文件导出import，有时可收到一些令你惊奇的效果。绿油的厚度默认为0.4milOpen Windows:板内的异形孔开窗。Via 过孔用蓝色装配层与丝印层用同一层丝印。平面线要走分割线，（选 Line）6、怎样在多边形的转角处倒圆角？选定格点（一般为25mil） 画多边形/矩形SetupPreferenceDesignMitersArcOK（切换到选择模式）右键优先Select shapes 选中欲倒圆角之多边形右键 Add Miters 键入倒角之半径OK结束标注不能闭环，因为加工时，误差积累的关系，闭环没有什么意义。Tools中的Pour Manager Flood:将重新铺铜，如果有重新移动器件、ID、重新走线，走分割线等，一定要选这一步，它将会按照原先没定的规则，辟开有走线，走焊盘的地方。但此时有可能会造成孤立铜片，这时可用Tools下的Verify Design 来检查错误。解决的方法是a、太小的铜片，可考虑直接删除。B、大的铜皮，可考虑用过孔或连线连到其它网络。Hatch: Power PCB为了达到在贮存文件时减小文件空间的目的，在存盘时对铺铜的空间做了处理；只保存铜箔的边缘轮廓，轮廓内部不保存，但这样做在制作光绘时会出问题：光绘时对这样的空白部分是不认可的，因此每次制作光绘前，都要Hatch一次，Hatch的最终效果可在Setup Preference Drafting-Hatch和Setup Preference Grids-Hatch中进行设置。进行DRC检查时，有两个地方要看。A、 Tools Verify Design B、 File Reports Statistics OK 7、怎样检查光绘？ 在Power PCB 下 a 把所有层都关掉，观察是否仍有未连的鼠线； b 观察各个走线层，看布线是否合理，是否符合规范，符合电源线，地线，高速线等对走线的特殊要求，是否有直角，是否有过近的连线（在DRC中没查出来），是否有不应有的过长的绕线，走线是否合理。 C 把artwork top和artwork bottom中的丝印打开，观察是否丝印摆错，摆乱，或丝印上焊盘。 D 仅打开第24层Drill Drawing,观察标注是否完备，是否有封闭标注；观察层说明是否正确，Shape表格是否填写正确，阻抗说明是否正确。 E 观察平面层 Setup Layer Definition ,选择平面层，在Assign内观察该层被分配了几个网络，记下来。 打开对应的平面层，键入L(n) 选中对应的网络，看该网络所属的几个花焊盘有设 有落在其它的分割层内。如果有，说明造成了短路，应该重新走分割线；如果是其它焊盘或过孔在其它分割层，应在走线层观察是否连到本网络上。 观察花焊盘的腿有没有被邻近的分割线打断二根以上，或被分割的铜箔过细，象这类错误都应重走分割线。 F 层说明是否正确。 G 焊盘的检查：阻焊是铜箔中没有上绿油的部分，（而不是按字面理解为“阻止上焊盘”因此为绿油部分）上下两层阻焊一般来讲，打开一个文件后，Setup Pad Stacks中所列出的焊盘是本文件中用到的所有焊盘，Parameter是焊盘的大小，注意它在各层中的大小是不一样的。在元件面（Mounted Side）和焊接面（Opposite Side），指的是铜箔范围，在内部层面（Inner Layers）,指的是绕开铜箔的范围。 H 过孔的检查，检查内容与焊盘基本一样。 要注意的是，元件面与焊接面上的阻焊在制作光绘时要内缩，即最后结果阻焊径要比过孔直径仅大5mil；但是，在制作焊盘时，情况正好相反，阻焊要比焊盘直径大10mil，这个要求在制作阻焊光绘时反应出来，在File CAM编辑阻焊光绘时，在Options Over (Under)Size Pads时，填10，但这个结果同时影响到过孔的阻焊层焊盘。为此，在过孔阻焊层焊盘，直径应为Diameter=Drill+5-10二、在CAM350下，1、将检查最终结果：拼板之后的光绘 FileImportAuto Import在Orives 和 Directions 下选择目录，尔后Finish 导入之CAM350将先扫描文件，再将其一层层导入其中。 某些按键：右下角的工具条。V：显示可视坐标点。 S 每次移动按坐标格移动左边的工具条；选择要打开的层，可以选择各层的颜色 开始检查，第一步的内容与Power PCB 下的b相同，C、D也相同，但此处是最后结果，应小心应有的东西是否都出现了。因为在Power PCB中,有可能因各层重叠打开的关系，使应该制作成相应层光绘的东西，没有做出来，但又在Power PCB中看不出来。 观察平面层，看各层中在焊盘腿有没有被打断，铜箔有没有过细。 把元件面光绘和阻焊层光绘同时打开，应可看到元件面铜箔范围比阻焊小。选择标号后，View Navigator 导航器自动显示标号列表，双击要找的元件标号弹出联想项双击对应的联想项，切换到View Draw中View Draw 直动线到该元件所在的图纸并打开，把该元件用高亮白框显示。 双击该元件打开Component Properties Attributes PKG_TYPE=Indc2 250A在下面文本框中修改Set结束用一个本机库中已存在的元件封装代替PCB文件中的旧封装。 左键选中该元件选择ECO模式下的元件替换命令（74007410）右键Library Browse 选择元件所在的库Library 在Items中可用通配符寻找元件封装Apply在Part Types:中选择封装Replace 结束。怎样把一整排相同或相似的元件排整齐？ 按Ctrl ，左键选好要排列的元件右键 Align 出现各种排列模式选择其中一个 Create Array 设置参数排列完后要把这个组合解散。右键Select Unions/Components选择一个组合右键Break是（Y）结束。ECO方式下强制改连接 增加连接：ECO Add Connection 点击、连完 Cancel. 删除连接：ECO Delete Net 在光绘设置中使某些字不显示 File CAM 选中一文件Option Suppress,内输入某一字符。以此字符打头的字，则不再光绘中显示。2、怎样对元件准确定位？ 元件参照点在某一个管脚上的。用无模式命令 SS 元件标号。管脚标号Ctrl + E左键选择某一元件/ S X轴坐标，Y轴坐标回车空格键OK 元件参照点在其它处的。 根据结构要素图上的参考点，计算定位管脚与元件参照点的坐标差选择元件修改坐标值来定位。3、关于阻抗设计和控制1、 要求我们自己详细设计，或有特殊要求的，可以用层图的设计形式详细写出。2、 如果没有，只须写出走线层的层厚，中间层的情况可由PCB厂家根据实际情况（成本，方便等）自由组合。3、 差分线线距不能超过15mil，最大的较好的设置是12mil。4、 一个差分线内层走线，阻抗控制在110*50欧的例子 铜厚 介质厚度地 2.38介 7.2+4.2=11.4 线 1.38介 2×4.2=8 线 1.38介 7.2+4.2=11.4 地 1.38介 2×7.2=14.4 电源 1.38介 11.4 线 1.38介 8 线 1.38介 11.4 地 2.38 4.76+8.28=13.04 61.6=4×11.4+2×8 总厚度为89.04Heigh (H)=30.8=2×11.4+8=30.8Heigh =11.4 W=5 W1=5.5 S=10 T=1.38 ER=4.2阻抗=109.654、关于传输 与工艺人员交流的主要内容：了解结构和生产流程、装配流程对PCB布局和布线设计的要求 为什么要有差分线？ 差分线本身是为了提高对负载的驱动能力，长的传输线走成差分线的形式，有利于抑制共模干扰。但这要求两条差分线的长度尽量一致。否则，由于线长的不一致引起阻抗的不同。在线的尽头的差分放大器的输入端，将把共模干扰转变成差模干扰，这种干扰将难以清除。此外，还要求两线的距离尽量近，以减少回路面积，减少干扰电磁场穿过回路引起的感生电流干扰。 “2M”的概念是怎么来的？ 5、CAM350的某些常用命令 输入光绘文件 FileImportAuto Import选择光绘文件目录Finish 先扫描，后导入 移动视窗 把光标放在要移动的方向上，按键盘上Insert(插入键)，则视窗随之移动。 小键盘上“+” “-”键。表示放大、缩小 按“N”键反向显示。 蓝柜表示优先显示的顺序。 测量两点间距离 infoMeasurePointPoint装配层adt0126 adb(n)29.pho 应是丝印+焊盘检测丝印上焊盘，只能用于A 不能用于Power PCB AnalysisSilk to solder spacing, 用专门制做的只包含焊盘的光绘，用它来代替Sold. Top层，来和Silkscreen层做检测，方可得到充分必要结果，并将其存于 6、用CAM350导入DXF文件，并打开 FileImportDXF 选择路径后打开，OK打开所有的层设置Redraw 打印机设置：曼哈顿长度：两点之间X轴与Y轴的距离相加。“Y”键出现Layer Table设置，有名称、类型、颜色等信息。自动验测负片上花盘腿个数在导入的光绘中仅打开要检查的平面层 设置Table Layers选中欲检查之平面设置Type为Neg Plane OK Analysis Find Starved Thermals 设置相应的项OK7、自动检查丝印上焊盘Analysis Silk to Solder Spacing在对话框中，第一项选丝印层，第二项选adt层，间距Clearance选2mil。第二项不选走线层的原因，是因为如果加上丝印上走线，则错误就太多了。8、移动文件 选中Edit More； 键“W” 选择一个要移动的文件，划一个框，选中； 再键“W”，选择要移动文件之原点； 移动 Setup Printer:设置基本的打印格式，设置纸张大小等Print display:设置打印比例，但一般不在此设置，因后面的Print还可设置最后的结果。Print Fit to Page 一般为必选项。9、CAM350 V.7的注册 点击CAM350 V.7_CrkStart找到CAM350的安装路径依提示确认OK 检查45°锐角：Analysis / Acid Traps UtilitiesClear Silkscreen.去除与阻焊重叠的丝印。 拼板程序中，如果Power PCB中把辅助边画到单板原点的外面，需要移动原点的位置使与辅助边重合。10、文字Symbol如何加到库中？ 选中“文字Symbol”右键选Combine 再右键选Save to library OK制作Reuse时，要选上Part和Nets三、在Allegro中1、怎样在Allegro中导入 Dxf 文件 打开CAM350 V7.0； Setting Unit,把单位设为Metric(mm),Resolution为1/100； 导入结构人员提供的Dxf文件，关闭不需要的层； 导出Dxf文件，传到工作站对应目录下； 在相应目录下新建一文件：首先Setup Drawing Size 把单位改为mm，Accuracy为4； File Import 在Dxf File中，填入传到工作站之文件名Dxf Unit 设为mm,在Conversion Profile中，把对应Layer conversion file, Symbols conversion file改为相应目录； 点Edit/View Layers在Layer Conversion Profile中，可以对每一个CAM350中对应导出的每一层映射导出到相应的层，也可以人工在Map Selected Items中选定映射层，在Select栏中选择几个层一起映射，可以在View Selected Layers 中观察选定层的映射结果，可以在New Subclass中填加相应Class的选择项。 在Symbol Conversion Profile中，也是一般选中所有项，Map Selected items选Use Default就可以了. OK后，退回到DXF in 菜单，Import,导入文件； 精度改为原值，OK！ 2、如何制成一块新板如果要制作一块新板，利用旧板的板框设置，可以从旧板生成一个仅包含板框信息，不包含铜箔、钻孔信息的文件，方法如下： FileExport选择要输出文件的路径及文件名，保存为ASCII files(*.asc),在ASCII Output 中的选项是Sections PCB parameters (PCB信息) Test Lines Clusters 定义的组群 Miscellaneous Rules (布线规则) CAM （光绘的设置信息） Pour (铺铜设置) Assembly Options （装配信息）3、从旧库中拷入一个新元件到本机库中。 打开元件所在库（PCB文件），用左键选中该元件，右键Save to libraryPart 部分选中， Select All Decals部分选中 Select All 文件选择相应的文件OK结束。 4、怎样修改单个封装怎样修改原理图中单个元器件的封装？（View draw） 首先打开相应的原理图。 打开View draw 查找元件导航器。 程序Work view office Navigator File Open Browse中选择一个要打开的文件OK View Components and Nets 选择元件和网络Reference Designator 选择元件标号5、 阻抗设计 （1mm=39.37mil） 含铜厚的芯材规格主要有：0.1mm、0.2mm、0.3mm、0.4mm、0.5mm、0.6mm、0.8mm、1.0mm、1.2mm、1.5mm、1.6mm、2.0mm. 内层导线铜厚：内层导线没有电镀铜，厚度取决于铜箔厚度，一般内层端1OZ，厚度为0.035mm。两层共0.707mm。 芯材减去铜厚后，半固化层FR4的净厚如下： 0.1mm0.03mm 1.111mil (0.1mm含铜皮厚度的芯板没有)0.2mm0.13mm 5.1181mil0.3mm0.23mm 9.0551mil0.4mm0.33mm 12.9921mil0.5mm0.43mm 16.9291mil0.6mm0.53mm 20.8661mil0.8mm0.73mm 28.7401mil1.0mm0.93mm 36.6141mil1.2mm1.13mm 44.4881mil1.5mm1.43mm 56.2991mil1.6mm1.53mm 60.2361mil2.0mm1.93mm 75.9841mil2.4mm2.33mm 91.7321mil线宽指的是W1。各半固化片Er不一样。 四、收集Virtex数据的步骤及解释。1、步骤：a、确立 Speed Grade 它决定芯片的运行速率。在Virtex Ordering information中有说明。可与硬件人员沟通。b、各种时间的说明： 有3个文件：ds031-2.pdf 是器件内部结构的说明；ds031-3.pdf 是DC.AC(时钟)特性的说明；ds031-4.pdf 是各种具体器件的各BANK管脚定义，封装样式说明，在此可以查到各管脚的功能定义，差分线定义、电源、地定义等。 对我们最有用的是ds031-3.pdf文件 各时钟的定义要看ds031-2.pdf中Input/output Blocks(Iobs)的图样（在9of294）中 数据可以选择这三个通路输入/输出core,与Virtex Switching Characteristics 的对应关系如下： Iob input switching characteristics对应的是输入，Pad to I output. no delay 对应的就是无/有延时线的Pad to output的时间，Pad to I output, No delay .IOB：Input/Output Blocks 封装的管脚CCB: Configurable Logic BlocksIOB CCB带/不带延时的直接通路简图如下：不带延时Pad触发器Latch带延时线触发器与Latch是同一部分的不同编程带来不同的延时。Input当数据通过触发器时，其读/写就需要时钟，故需要建立/保持时间。每个IOB Block都可以被定义为输入、输出、3-State，但这是由6个不同的Reg Ock两两组合得到的，（9 OF 294）实际使用时只能烧成其中一种，故Switching Charactersitlcs中的Input、Output数据分别对应不同的情况，其中最特殊的一项是，3-State Delays。对应的锁存×数据延时在Input部分，锁存信号延时在Output部分 三态时的锁存信号由另外一个Neg clk给出Out Put Switching Charace-eristics 中的3-State Delays指的是这个锁存“T”的各项特性时间，三态不管输入，只管输出，意思是，当为输入时，直接输入；设为输出时，要锁存一下，判断一下管脚上有无其它数据（如，总线状态下）没有其它数据时才输出。IOB “IOB”/BlookOutput触发器/CatchPdd0 InputIOB 注意，输出没有延时线！输出时的Setup and hold time是对器件的性能，意思是数据相对时钟沿稳定的窗口。另，对DDR的理解：DDR：Double dare rate是指，当数据输入时，数据分别输到两个Reg Ock中，内部的一个时钟也分别输入到两个Reg Ock中进行触发，所不同的是一个Reg Ock在上升沿时刻采数据，另一个在下降沿时采，然后在DDR Mux相乘后输入到内部。当数据输出时，数据同样分别输到两个Reg Ock中，内部时钟经反相成0°、180°后分别去采，然后在PDR Mux 后输出。2、收集Spartan的数据及其步骤： Spartan同属FPGA器件，其Buffer分析应与Vivtex相同，很容易可以看出，在IOB被作为输入用时，其Setup time和Hold time是分开的；而作为输出器件时，Setup time和Hold time被合成为一项；这验证了以前的说法。使用View Draw第一次使用View Draw打开一个新文件时，必须新建一个管理目录，步骤为： 程序Work view office Project Manager File New 。在Project Name 中键入项目名，在Project Oirectory中输入路径，如无特殊要求，一直键入“下一步”，直到完成。 注意：Work view office 中只有一个工具是可用的。 View Draw Open.选择目录下相应文件，即可打开生成Power PCB网表的操作。Tools Create PCB Netlist(Common) Basic Process to Run 选第一项Format Information中，Netlist Format选Pads, Configaration 匹配文件为Pads.cfg Processing Option为STD。结束后，选RUN；在Resalts中：把文件拉到最后，看是否有错误。使用View PCB生成网表时，如遇到长度报错；如（Pads）可以修改Config文件，使该项检查不起作用，方法是在相应命令行前加“L”，但要退出View Draw，重新进入才可使修改后的Config文件生效。 Skill等的是函数，Predicate,故在Pebenv下，ARL写的是规则，放在当前目录下。3、EMC Control的操作步骤： 把文件传到当前目录下:这些文件是指用.arl语言写的EMC Control（规则）程序，它可以调用.Skill语言写的Predicate,(后缀为.il),以此对brd文件进行检查。事实上，用Skill直接写程序也可以达到此目的，不过会比较复杂繁琐。 进入Allegro 载入文件：在命令行中键入Skill,出现“Skill 7”提示符。Load Predicate文件夹中的文件Get Comprg_hw.il、get Nearest Layers_hw.il(相应的功能查看张坤的文档)回车后，显示“t”或不显示任何提示，则表示载入Skill成功。（否则“Error”报错） 在Analy za下.EMI_Rules InitiolizeMapping Files下，把生成的emc_hw.env文件的路径指明，一般此文件均在当前目录下。Allegro自带的规则配置文件也在其中 Manual Setup内，可以对View内的对应元器件，网络，或网络属性等，分别在Selected Propertions内赋给EMC规则，此模块的功能就是对这些有规则要求的元素进行检查。4、工作站常用命令telnet 10.108.4.107连接杀进程： 先显示 Ps-ef | grep allegro.exe Kill 进程号 在一行中运行多个命令，命令间用“I”号隔开。Mkdir tmp; cp file| tmp / file2 ; s -1 tmpPwd. 看当前目录。Ls=dir mkdir=md cd=cd.当前目录 ； 上一级目录cp=copyrm. 删除halt 关机 Shift +Ø关电源 Ø 开机ai & 后台可用 ai 后台不可用开机电源：键盘上之“Ø”键关机 halt 关电源 Shift +Ø从微机往工作站传文件以ASCII形式。5、Text edit文件编辑Find .- name “通配符”找文件rm * 此时系统不会一个一个文件要求确认删除 infconfig a. 看自己的IP地址， inconfig 有许多命令选项 alias命令是对命令起个别名。例如：alias dir Ls aF. 则以后在使用Ls aF时， 可以用dir代替，最好将常用别各放入。.Cshrl文件中，则每次进入任一窗口就有效。Rm-r删除目录.Cshrc 为匹配文件 .acroread 可以打开阅读器读pdf文件 ftp ftpsvr 连接到某服务器。（现名为fepsvr） 出现提示，要求输入用户名。 Name(ftpsvr:2 yf):2kun 密码：Password 成功后，出现提示：230 User 2kuN Logged in mget.把ftpsvr服务器上的文件传到当前文件下 。 more netin log | grep ERROR PS 看进程命令 PS A 看所有进程号 PS S 有关PS命令的参数格式 Setenv Display 192.168.16.xxx.00 登录别人机器在本机上显示。 Xhost + Dmesg | more 看物理地址查询空间： qvota V 载入文件的目录edatools/allegro /4.1/Share/pcb/etc/skill看波形文件 Sigwareifconfig a 看工作站IP地址。可执行文件触发启动命令Chmod 727 (xfep等等)微机得到IP地址的命令在运行内执行 Winipcfg在Allegro内运行Ansoft .cshic中的环境应改为Auto placement ，在Allegro中，用Automatil Placement用Setup Areas Package Keeping 作一个矩形框1、 Place auto place top grid 输入放置元件的栅格尺寸，点击Package keeping 外框放格点 top room2、 用add tectangle在board geometry bottom room 画一矩形框 ，再用addtext在上面的层和框内输入room名。 Both room3、 用Edit Properey，为所要放的元件加room名4、 Place Auto Place Pare meters 设置参数 5、 用Place Auto Place Room 输入Room名，回车 6、 用File View log 看是否出错7、 有些元件没有放上，可加上Place-tay性质，再放进来。 五、Allegro 常用命令软件操作特点：1、 操作过程：选操作对象操作选项如More，先在横菜单中选Move，再在侧菜单中Find中选对象，如Text, Symbol 等，然后在Option 中选移动点，旋转增量等。2、 测量功能：Display Measure,在Find 中选对象类型，再用鼠标点示某两个具体物体。3、 Show功能：图标i Find中选种类。 File Import logic, 出错文件Netin.log ,可用File View log 看（选项：Third Party & 后2项）Telesis网表文件的格式Package Name! Device Type !Valuetolerance:refdes , .dra .psm (元件库文件) .txt （元器件描述文件）Net Name：refdes.pin refdes.pin2、自动布局 Auto place edit Properties (控制栏：Find comp comp (or pin) more all apply OK add rectangle (控制栏：option package keeping All) 单击在上角，画一个大小适度的布局区（注意打开颜色） Place Auto place Parameters,进行参数设置 Place Auto place Top grids 输入自动布局的格距 如（50.50） 单击布局区 Place-Auto place Design3、层的设置 Setup Cross Section Edit Mate Layer Type edit show 选择铜的用处 insert在相应的的栏内Delect 选择属性4、层的分割 布线区域的设置。（这个设置必须在布线以层分割之前完成），颜色层在Arcas Rcuti KI Setup Arcas Route Keeping ,而后在靠近板框的内部（沿板框边沿，以Grid25,）画一个区域。 设置布线D