第14章触发器和时序逻辑电路1.ppt

下一页总目录 章目录返回上一页 第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路 14.114.1 双稳态触发器双稳态触发器 * *14.214.2 寄存器寄存器 14.314.3 计数器计数器 * *14.414.4 555 555定时器及其应用定时器及其应用 * *14.514.5 应用举例应用举例 下一页总目录 章目录返回上一页 第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路 时序逻辑电路：时序逻辑电路：任意时刻的输出不仅取决于当任意时刻的输出不仅取决于当 前的输入信号，而且还取决于电路原来的状态。前的输入信号，而且还取决于电路原来的状态。 具有具有记忆功能记忆功能。 触发器触发器是其基本单元。是其基本单元。 触发器的分类：触发器的分类： 1 1、按其稳定、按其稳定 工作状态分工作状态分 双稳态触发器双稳态触发器 无稳态触发器无稳态触发器 RSRS触发器触发器 JKJK触发器触发器 D D触发器触发器 T T触发器触发器 2 2、按其结构分、按其结构分 主从型触发器主从型触发器 维持阻塞型触发器维持阻塞型触发器 掌握掌握 其功能其功能 掌握掌握JKJK触发触发 器和器和D D触发器及触发器及 其相关集成芯其相关集成芯 片的使用。片的使用。 下一页总目录 章目录返回上一页 14.114.1 双稳态触发器双稳态触发器 14.1.1 14.1.1 RSRS 触发器触发器 一、基本一、基本 RS RS 触发器触发器 1. 1. 逻辑图逻辑图( (电路结构电路结构) ) Q & &SD RD Q G1 G2 两 互 补 输 出 端 直接置 位端 直接复 位端 两个稳态两个稳态 “ “0”0”态态( (复位状态复位状态) ) “ “1”1”态态( (置位状态置位状态) ) 逻辑符号：逻辑符号： Q R SD RDQ S 低电平有效低电平有效 下一页总目录 章目录返回上一页 2. 2. 工作原理工作原理令Qn：原来的状态，原态 Qn+1：新的状态，次态 Q & &SD RD Q G1 G2 0 SD 输入 RDQn 输出 Qn+1 功能 1 0 0 1 1 1 0 0 0 10 置“0” 01 11 置“1” 00 11 保持 0 × 1× 禁用 跳转 跳转 跳转 跳转 下一页总目录 章目录返回上一页 (1) SD=1，RD = 0 若触发器原态为“1”态 Q & &SD RD Q G1 G2 1 0 1 0 1 1 0 若触发器原态为“0”态 Q & &SD RD Q G1 G2 1 0 0 1 1 1 0 置“0” 下一页总目录 章目录返回上一页 (2) SD=0，RD = 1 若触发器原态为“1”态 Q & &SD RD Q G1 G2 0 1 1 0 1 1 0 若触发器原态为“0”态 Q & &SD RD Q G1 G2 0 1 0 1 1 1 0 置“1” 下一页总目录 章目录返回上一页 (3) SD=1，RD = 1 若触发器原态为“1”态 Q & &SD RD Q G1 G2 1 1 1 0 1 1 0 保持 0 若触发器原态为“0”态 Q & &SD RD Q G1 G2 1 1 0 1 0 0 1 1 下一页总目录 章目录返回上一页 (4) SD=0，RD = 0 Q & &SD RD Q G1 G2 1 1 0 0 违背逻辑关系， 应避免 下一页总目录 章目录返回上一页 3. 3. 基本基本 RSRS 触发器状态表触发器状态表 SDRDQnQn+1 1 0 0 0 × × 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 0 1 1 1 1 0 0 0 0 0 1 4. 4. 波形图波形图 已知：初态Q = 0 SD RD Q 0 下一页总目录 章目录返回上一页 由由“ “或非或非” ”门构成的基本门构成的基本 RSRS 触发器触发器 Q 1 SD RD Q G1 G2 1 逻辑符号：逻辑符号： Q R SD RDQ S 逻辑状态表：逻辑状态表： 0 SDRDQnQn+1功能 0 1 1 0 0 0 1 1 0 10 置“0” 01 11 置“1” 00 11 保持 0 × 1× 禁用 高电平有效高电平有效 下一页总目录 章目录返回上一页 二、可控二、可控 RSRS 触发器触发器 1. 1. 逻辑图逻辑图( (电路结构电路结构) ) Q & & SD RD Q G1 G2 & & G3 G4 S R CP 逻辑符号：逻辑符号： Q R SD RD Q S S1S CPC1 R1R 基本基本 RSRS 触发器触发器 导引电路导引电路 ( (控制电路控制电路) ) CPCP：时钟输入端：时钟输入端 S S：置位端：置位端 R R：复位端：复位端 S SD D ：直接置位端：直接置位端 R RD D ：直接复位端：直接复位端 下一页总目录 章目录返回上一页 2. 2. 工作原理工作原理 Q & & SD RD Q G1 G2 & & G3 G4 S R CP 当CP = 0时 S SD D ，R RD D 用于预置触 用于预置触 发器的初始状态。发器的初始状态。 工作过程中应处于工作过程中应处于 高电平，对电路工作高电平，对电路工作 状态无影响。状态无影响。 1 1 0 被封锁被封锁 被封锁被封锁 1 1 R R，S S 输入状态不起作用，输入状态不起作用， 触发器状态不变触发器状态不变 当CP = 1时 1 打开打开 打开打开 触发器状态由触发器状态由R R，S S 输入状态决定。输入状态决定。 下一页总目录 章目录返回上一页 当CP = 1时 Q & & SD RD Q G1 G2 & & G3 G4 S R CP 1 1 1 1 0 0 1 1 0 (1) S =1，R= 0 触发器置“1” (2) S =0，R= 1 Q & & SD RD Q G1 G2 & & G3 G4 S R CP 1 1 1 0 1 1 0 0 1 触发器置“0” 下一页总目录 章目录返回上一页 当CP = 1时 Q & & SD RD Q G1 G2 & & G3 G4 S R CP 1 1 1 0 0 1 1 (3) S =0，R= 0 触发器状态不变 (4) S =1，R= 1 Q & & SD RD Q G1 G2 & & G3 G4 S R CP 1 1 1 1 1 0 0 1 1 违背逻辑关系， 应避免 下一页总目录 章目录返回上一页 3. 3. 可控可控 RSRS 触发器状态表触发器状态表 0 SRQnQn+1功能 × × 1 0 0 1 0 0 0 10 保持 01 11 置“1” 00 11 保持 00 11 CP 1 1 0 × 1× 禁用 0 1 置“0” 下一页总目录 章目录返回上一页 例1：画出可控画出可控 R RS S 触发器的输出波形。触发器的输出波形。 R R S S C C 不定 不定 Q Q 0 0 1 下一页总目录 章目录返回上一页 14.1.214.1.2 JKJK触发器触发器 1. 1. 逻辑符号逻辑符号 时钟下降时钟下降 沿翻转沿翻转 Q R SD RD Q S J1J CP C1 K1K 有些输入端不止一个：有些输入端不止一个： Q R SD RD Q S J1 1J CP C1 1K J2 K1 K2 & & 下一页总目录 章目录返回上一页 2. 2. 状态表状态表 JKQnQn+1功能 1 0 0 1 0 0 01 11 置“1” 00 11 保持 00 11 CP 1 1 01 10 计数 置“0” (下降沿) 1 Qn Qn 0 下一页总目录 章目录返回上一页 例2：画出画出JK 触发器的输出波形。设初始状态的输出波形。设初始状态 为为“ “0”0”态。态。 C J K Q 下降沿触发翻转 下一页总目录 章目录返回上一页 时钟上升时钟上升 沿翻转沿翻转 14.1.3 D 14.1.3 D 触发器触发器 1. 1. 逻辑符号逻辑符号 Q R SD RD Q S D1D CP C1 2. 2. 状态表状态表 DQnQn+1 功能 0 1 00 10 置“0” 01 11 置“1” 0 1 特性方程：特性方程： 例：画出例：画出 工作波形图。工作波形图。 C D Q 下一页总目录 章目录返回上一页 14.1.4 14.1.4 触发器逻辑功能的转换触发器逻辑功能的转换 1. 1. 将将JKJK触发器转换为触发器转换为 D D 触发器触发器 Q R SD RD Q S D1J CP C1 1K 1 J K 当D=1时，即J=1， K=0，在CP的下降沿 触发器翻转为“1”态； 当D=0时，即J=0， K=1，在CP的下降沿 触发器翻转为“0”态； 仍为下降 沿翻转 逻辑符号逻辑符号 Q R SD RD Q S D1D CP C1 下一页总目录 章目录返回上一页 2. 2. 将将JKJK触发器转换为触发器转换为 T T 触发器触发器 T 触发器的逻辑状态表： TQnQn+1功能 0 1 保持 00 11 01 10 计数Qn Qn Q R SD RD Q S T1J CP C1 1K J K 若将T 接至高电平(T=1)，则变成T' 触发器。 3. 3. 将将D D触发器转换为触发器转换为 T T' ' 触发器触发器 Q Q 1D CPC1 下一页总目录 章目录返回上一页 14.314.3 计数器计数器 计数器是数字电路和计算机中广泛应用的一种逻辑计数器是数字电路和计算机中广泛应用的一种逻辑 部件，可累计输入脉冲的个数，可用于定时、分频部件，可累计输入脉冲的个数，可用于定时、分频 、时序控制等。、时序控制等。 1 1、按计数器的触发器是、按计数器的触发器是 否同时翻转否同时翻转 同步计数器同步计数器 异步计数器异步计数器 分类：分类： 2 2、按计数器的数、按计数器的数 字增减方式字增减方式 加法计数器加法计数器 减法计数器减法计数器 可逆计数器可逆计数器 3 3、按计数器中数、按计数器中数 字的编码方式字的编码方式 二进制计数器二进制计数器 二二- -十进制计数器十进制计数器 循环码计循环码计数器数器 下一页总目录 章目录返回上一页 14.3.1 14.3.1 二进制计数器二进制计数器 1. 1. 异步二进制加法计数器异步二进制加法计数器 (1) (1) 电路结构电路结构( (以三位计数器为例以三位计数器为例) ) 清零 RD Q J K Q Q2 F2 Q J K Q Q1 F1 Q J K Q Q0 F0 CP 计数脉冲 时钟脉冲不是同时加到触发器上时钟脉冲不是同时加到触发器上异步异步 J J、悬空表示悬空表示 J J=1=1、K K=1=1 翻转条件：翻转条件： F F 0 0 ：来一个时钟翻转一次：来一个时钟翻转一次 F F 1 1 ： Q Q 0 0 由由10 10 F F 2 2 ： Q Q 1 1 由由1010 下一页总目录 章目录返回上一页 (2) (2) 状态表状态表 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0 计数脉冲 二进制数 Q2 Q1 Q0 十进制数 0 1 2 3 4 5 6 7 0 下一页总目录 章目录返回上一页 (3) (3) 工作波形工作波形 2 2分频分频 4 4分频分频 8 8分频分频 每个触发器翻转的时间有先后，与 计数脉冲不同步 C 12345678 Q0 Q1 Q2 下一页总目录 章目录返回上一页 2. 2. 同步二进制加法计数器同步二进制加法计数器 (1) (1) 电路结构电路结构( (以三位计数器为例以三位计数器为例) ) 清零 RD Q J K Q Q2 F2 Q J K Q Q1 F1 Q J K Q Q0 F0 CP 计数脉冲 时钟脉冲同时加到各个触发器上时钟脉冲同时加到各个触发器上同步同步 下一页总目录 章目录返回上一页 (2) (2) 逻辑关系逻辑关系 F0 F1 F2 触发器翻触发器翻 转条件转条件 J J 、K K端逻端逻 辑表达式辑表达式 每输入一 CP翻一次 J0 =K0 =1 Q0 =1J1 =K1 = Q0 Q0 = Q1 = 1 J2 =K2 = Q1Q0 又称驱又称驱 动方程动方程 (3) (3) 状态表状态表 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0 计数 脉冲 二进制数 Q2 Q1 Q0 下一页总目录 章目录返回上一页 (3) (3) 工作波形工作波形 C 12345678 Q0 Q1 Q2 各触发器状态的变换和计数脉冲同步各触发器状态的变换和计数脉冲同步 下一页总目录 章目录返回上一页 例例1 1：分析如图所示两个逻辑电路的逻辑功能。分析如图所示两个逻辑电路的逻辑功能。 设初始状态为设初始状态为“ “000000” ”。 CP 清零清零 RD Q D Q Q0 F0 Q D Q Q1 F1 Q D Q Q2 F2 (a) CP 清零清零 RD Q D Q Q0 F0 Q D Q Q1 F1 Q D Q Q2 F2 (b) 下一页总目录 章目录返回上一页 Q0 CP 12 3 4 5 6 7 8 Q1 Q2 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0 脉冲数 Q2 Q1 Q0 二 进 制 数 三位二三位二 进制进制( (八八 进制进制) )异异 步加法步加法 计数器计数器 CP 清零清零 RD Q D Q Q0 F0 Q D Q Q1 F1 Q D Q Q2 F2 (a) 下一页总目录 章目录返回上一页 Q0 CP 12 3 4 5 6 7 8 Q1 Q2 0 0 0 0 1 1 1 1 2 1 1 0 3 1 0 1 4 1 0 0 5 0 1 1 6 0 1 0 7 0 0 1 8 0 0 0 脉冲数 Q2 Q1 Q0 二 进 制 数 三位二三位二 进制进制( (八八 进制进制) )异异 步减法步减法 计数器计数器 CP 清零清零 RD Q D Q Q0 F0 Q D Q Q1 F1 Q D Q Q2 F2 (b) 下一页总目录 章目录返回上一页 例例2 2：分析图示逻辑电路的逻辑功能分析图示逻辑电路的逻辑功能, ,说明其用处。说明其用处。 设初始状态为设初始状态为“ “000000” ”。 清零 RD Q J K Q Q2 F2 Q J K Q Q1 F1 Q J K Q Q0 F0 CP 计数脉冲 下一页总目录 章目录返回上一页 解：解：(1) (1) 写出各触发器写出各触发器J J、K K端端 和和CPCP端的逻辑表达式端的逻辑表达式 C0= CP K0 =1 J0 =Q2 K1 =1 J1 =1C1= Q0 J2=Q0Q1 K2 =1C2= CP 清零 RD Q J K Q Q2 F2 Q J K Q Q1 F1 Q J K Q Q0 F0 CP 计数脉冲 由于计数脉冲没有同时由于计数脉冲没有同时 加到各位触发器上，所加到各位触发器上，所 以为以为异步计数器异步计数器。 下一页总目录 章目录返回上一页 011111 CP CP J J 2 2 = =Q Q 0 0Q Q1 1K K2 2 =1=1 J J 1 1 = = K K 1 1 =1=1 K K0 0 =1=1 J J 0 0 = =Q Q2 2Q Q 2 2 Q Q 1 1 Q Q0 0 011111 011111 111111 011101 0111110000 1 001 2 010 3011 4100 5000 由表可知，经由表可知，经5 5个脉冲循环一次，个脉冲循环一次，为异步五进制计数器。为异步五进制计数器。 (2(2) ) 列写状态表列写状态表 CP1= Q0 下一页总目录 章目录返回上一页 (3(3) ) 工作波形工作波形 C 12345 Q0 Q1 Q2 下一页总目录 章目录返回上一页 14.3.2 14.3.2 十进制计数器十进制计数器 计数规律：计数规律：“ “逢十进一逢十进一” ”。它是用。它是用四位二进制数四位二进制数表示对表示对 应的应的十进制数十进制数，所以又称为二，所以又称为二- -十进制计数器。十进制计数器。 1. 1. 同步十进制加法计数器同步十进制加法计数器 取四位二进制数前面的取四位二进制数前面的0000 10010000 1001来表示十进制的来表示十进制的 0909十个数码，而去掉后面的十个数码，而去掉后面的1010 11111010 1111六个数。六个数。 以采用以采用 84218421编码的十进制计数器为例。编码的十进制计数器为例。 下一页总目录 章目录返回上一页 (1) (1) 电路结构电路结构 RD Q J K Q Q2 F2 Q J K Q Q1 F1 Q J K Q Q0 F0 CP Q J K Q Q3 F3 F0：J0 =K0 =1 (2) (2) 逻辑关系逻辑关系 F1： J1=Q3Q0 ，K1=Q0 F2： J2=K2=Q1Q0 F3： J3=Q2Q1Q0，K3=Q0 下一页总目录 章目录返回上一页 (3(3) ) 状态表状态表 CP JCP J3 3 K K 3 3 J J 2 2 K K 2 2 J J 1 1 K K 1 1 J J 0 0 K K 0 0 Q Q3 3 Q Q2 2 Q Q1 1 Q Q 0 0 F0：J0 =K0 =1 F1： J1=Q3Q0 K1=Q0 F2：J2=Q1Q0 K2=Q1Q0 F3：J3=Q2Q1Q0 K3=Q0 00 0 0 0 0 0 0 0 0 0 1 1 10 0 0 1 0 0 0 0 1 1 1 1 20 0 1 0 0 0 0 0 0 0 1 1 30 0 1 1 0 0 1 1 1 1 1 1 40 1 0 0 0 0 0 0 0 0 1 1 50 1 0 1 0 1 0 0 1 1 1 1 60 1 1 0 0 0 0 0 0 0 1 1 70 1 1 1 1 1 1 1 1 1 1 1 81 0 0 0 0 0 0 0 0 0 1 1 91 0 0 1 0 1 0 0 0 0 1 1 100 0 0 0 下一页总目录 章目录返回上一页 (4(4) ) 工作波形工作波形 Q0 Q1 Q2 Q3 C 12345678910 下一页总目录 章目录返回上一页 14.3.3 14.3.3 异步十进制计数器异步十进制计数器 以以74LS29074LS290型型异步二异步二- -五五- -十进制计数器为例。十进制计数器为例。 一、电路结构一、电路结构 Q J K Q Q2 F2 Q J K Q Q1 F1 Q J K Q Q0 F0 CP1 Q J K Q Q3 F3 CP0 & R0(2)R0(1) & S9(2)S9(1) SD SD RDRDRD RD 清零输清零输 入端入端 置置 “ “9 9” ” 输入端输入端 下一页总目录 章目录返回上一页 二、逻辑功能二、逻辑功能 Q J K Q Q2 F2 Q J K Q Q1 F1 Q J K Q Q0 F0 CP1 Q J K Q Q3 F3 CP0 & R0(2)R0(1) & S9(2)S9(1) SD SD RDRDRD RD 0 1 1 1 0 0000 清零 下一页总目录 章目录返回上一页 二、逻辑功能二、逻辑功能 Q J K Q Q2 F2 Q J K Q Q1 F1 Q J K Q Q0 F0 CP1 Q J K Q Q3 F3 CP0 & R0(2)R0(1) & S9(2)S9(1) SD SD RDRDRD RD 1 1 0 1100置“9” 下一页总目录 章目录返回上一页 二、逻辑功能二、逻辑功能 Q J K Q Q2 F2 Q J K Q Q1 F1 Q J K Q Q0 F0 CP1 Q J K Q Q3 F3 CP0 & R0(2)R0(1) & S9(2)S9(1) SD SD RDRDRD RD 1 计数 0 0 00 1 下一页总目录 章目录返回上一页 计数功能：计数功能： Q J K Q Q2 F2 Q J K Q Q1 F1 Q J K Q Q0 F0 CP1 Q J K Q Q3 F3 CP0 & R0(2)R0(1) & S9(2)S9(1) SD SD RDRDRD RD 任意一个为“0” (1) (1) 二进制计数器二进制计数器：只输入计数脉冲：只输入计数脉冲CP0，由，由Q0输出；输出； (2) (2) 五进制计数器五进制计数器：只输入计数脉冲：只输入计数脉冲CP1，由，由Q1Q3输出；输出； (3) (3) 十进制计数器十进制计数器：将：将Q0与与CP1相连，输入计数脉冲相连，输入计数脉冲 CP0 ，由，由Q0Q3输出输出 下一页总目录 章目录返回上一页 74LS290 74LS290 管脚及功能表管脚及功能表 S91 N S92 Q2 Q1 N UCC R01 R02 C0 C1 Q0 Q3 GND 74LS290 1 7 8 14 CT74LS290 CT74LS290 功能表功能表 输 入 输 出 Q2 Q3 R0(1 ) S9(2)S9(1)R0(2 ) Q1Q0 1 1 0 0 置置9 9 0 0 0 0 清零清零 功能 1 1 1 0 0 1 0 0 0 0 0 0 0 0 计数计数 下一页总目录 章目录返回上一页 三、任意进制计数器 84218421异步十进制计数器异步十进制计数器 S9(2) S9(1) Q3Q0Q2Q1 R0(1) R0(2) C1C0 输入计 数脉冲 计数器输出 五进制计数器五进制计数器 S9(2) S9(1) Q3Q0Q2Q1 R0(1) R0(2) C1C0 输入计 数脉冲 计数器输出 下一页总目录 章目录返回上一页 反馈置0法(复位法) 将计数器适当改接，利用其将计数器适当改接，利用其清零端进行反馈清零端进行反馈 置置“ “0”0”，可得到小于原进制的多种进制计数器。，可得到小于原进制的多种进制计数器。 S9(2) S9(1) Q3Q0Q2Q1 R0(1) R0(2) C1C0 计数脉冲 例：例：用一片用一片74LS29074LS290可构成十以内的任意进制计数器可构成十以内的任意进制计数器 六进制计数器六进制计数器 当状态当状态 0110(6)0110(6)出现时，出现时， 将将 Q Q 2 2 =1=1，Q Q 1 1 =1 =1 送到复位送到复位 端端 R R0(1) 0(1)和 和R R0(2) 0(2)， ，使计数器使计数器 立即清零立即清零。状态。状态 0110 0110 仅仅 瞬间存在。瞬间存在。 00000001001000110100010100000001001000110100010101100110 清零清零 下一页总目录 章目录返回上一页 S9(2) S9(1) Q3Q0Q2Q1 R0(1) R0(2) C1C0 计数脉冲 九进制计数器九进制计数器 当状态当状态 1001 (9)1001 (9)出现时，出现时， 将将 Q Q 3 3 =1=1，Q Q 0 0 =1 =1 送到复位送到复位 端端 R R0(1) 0(1)和 和R R0(2) 0(2)， ，使计数器使计数器 立即清零。立即清零。 七进制计数器七进制计数器 S9(2) S9(1) Q3Q0Q2Q1 R0(1) R0(2) C1C0 计数脉冲 & 当状态当状态 0111 (7)0111 (7)出现时，出现时， 使计数器立即清零。使计数器立即清零。 下一页总目录 章目录返回上一页 用两片用两片74LS29074LS290可构成一百以内的任意进制计数器可构成一百以内的任意进制计数器 例：构成例：构成六十进制六十进制计数器计数器 S9(2) S9(1) Q3Q0Q2Q1 R0(1) R0(2) C1C0 个位 计数脉冲 十进制十进制 S9(2) S9(1) Q3Q0Q2Q1 R0(1) R0(2) C1C0 十位 六进制六进制