七章组合逻辑电路.ppt
第七章 组合逻辑电路,第一节 组合逻辑电路的分析 第二节 组合逻辑电路的设计 第三节 编码器和译码器 第四节 数据分配器和选择器 第五节 运算器,习 题,目录,第一节 组合逻辑电路的分析,组合逻辑电路 组合逻辑电路的分析步骤 例题,返 回,一、组合逻辑电路,数字电路,组合逻辑电路,时序逻辑电路,组合逻辑电路在任意时刻，输出状态值取决于该时刻各输入状态的组合，而与先前状态无关的逻辑电路。,二、组合逻辑电路的分析步骤,由已知逻辑图列写逻辑表达式； 化简表达式； 列写真值表； 分析逻辑功能。,返回,例1、分析电路的逻辑功能。,0,1,1,0,异或门,返回,例2、分析电路的逻辑功能。,0,1,1,0,同或门,返回,例3、裁判表决电路,B A C,A、B、C表示三名裁判，其中A是主裁判，B、C是副裁判。判断工作过程。,F,1,1,1,当主裁判和一名副裁判认为合格时灯亮。,A C,&,&,&,返回,例4、分析下图，写出逻辑表达式并化简。,ABC · A + ABC · C = ABC,返回,例5、如图，一个用于保险柜的密码锁控制电路，开锁的条件是：(1)要拨对密码；(2)要将开锁控制开关S闭合。条件满足，开锁信号为1，报警信号为0 ；条件不满足，开锁信号为0，报警信号为1，警铃报警 。试分析该电路的密码。,A B C D,S,EC,F1开锁信号,F2报警信号,F11，ABCD1001 密码是1001。,F21， ABCD1001 警铃报警 。,返回,例6、已知输入信号波形如图，试画输出波形图。,A B C,F,F,A B C,0,0,0,0,0,0,0,返回,第二节 组合逻辑电路的设计,组合逻辑电路的设计步骤 例题,返 回,一、组合逻辑电路的设计步骤,分析逻辑功能； 列写真值表； 由真值表列写逻辑表达式； 化简表达式； 画出逻辑图。,返回,例1、已知输入输出波形，试写出逻辑表达式，并变换为与非形式，并以与非门实现。,A,B,C,F,1,1,1,1,1,1,AB,BC,返回,例2、设计一个三输入三输出的逻辑电路。当A=1，B=C=0，红、绿灯亮；当C=1，B=A=0，黄、绿灯亮；当A=B=C=0，三个灯全亮。,A、B、C为三输入端， F1、 F2、 F3分别代表红、黄、绿灯， 1 表示灯亮；0 表示灯灭。,1,1,1,1,1,1,1,解：,返回,返回,例3、设计一个三人表决逻辑电路，要求: 三人A、B、C各控制一个按键，赞成则按键，不赞成则不按键，如果多数赞成则灯亮，否则灯不亮。,解：,输入A、B、C “1”按键按下 ，“0”没按键， 输出F “1”灯亮， “0”灯不亮。,得到与逻辑功能相对应的真值表,返回,L= AC + BC + AB,1,1,1,1,0,0,0,0,AB,BC,AC,第三节 编码器和译码器,编码器 译码器,返 回,一、编码器,数字电路中，有时需要把某种控制信息用一个规定的二进制数来表示，这种表示控制信息的二进制数称为代码。将控制信息转换成代码的过程称为编码。实现编码的组合逻辑电路称为编码器。,返回,二进制编码器,对N个信号进行编码，要保证2nN。,返回,二进制编码器将八个高低电平信号变为八个不同的三位二值代码。,Y0Y7中任意时刻只允许有一个输入为高电平信号。,二十进制编码器,将Y0Y9 编成十个二值代码的电路。,返回,返回,常用编码器集成电路,填空：计算机键盘上101个键盘用二进制代码进行编码，至少应为_位二进制数。,2n101 n = 7,7,返回,二、译码器,译码是编码的逆过程，是将输入代码的含义“翻译”成一组高低电平信号。实现译码的组合逻辑电路称为译码器。,N2n 线译码器,返回,24 线译码器,Y0AB,此译码器 输出低电平有效。,加入使能端E，可以控制译码器的工作。 E1，Y0Y3都为1，译码器不工作； E0，译码器正常工作。,返回,返回,应用实例,译码器,A1,A0,计算机 中央处理 单元 (CPU),数据线,地址线,外设数据线,显示译码器,数字显示电路,常用的显示方式：字形重叠式 分段式 点阵式,常用的数码显示管：辉光数码管 荧光数码管 液晶显示器 发光二极管(LED),返回,七段LED显示器,返回,常用译码器集成电路,0000,1001,返回,第四节 数据分配器和选择器,数据分配器 数据选择器,返 回,数据分配器是指能够完成将一个数据通过选择，能送到多个数据输出端的逻辑电路。,Y0 Y1 Y2 Y3,00,01,10,11,一、数据分配器,返回,74LS138数据分配器，多路转换器 38线译码器,16,15,14,13,12,11,10,9,1,2,3,4,5,6,7,8,A B C,G2AG2B G1,GND,UCC,返回,G1为控制端，高电平有效,二、数据选择器,数据选择器是指能够完成将多个数据通过选择，能送到一个数据输出端的逻辑电路。,I0 I1 I2 I3,00,01,10,11,返回,返回,74LS151八选一多路数据开关,16,15,14,13,12,11,10,9,1,2,3,4,5,6,7,8,I3 I2 I1,I0 Y W,GND,E,I4 I5 I6 I7 S1 S2 S3,UCC,E为控制端，低电平有效,返回,多路信号分时传送电路,第五节 运算器,加法器 比较器,返 回,一、加法器,半加器,不考虑进位，将两个二进制数A和B相加，称为半加。实现半加运算的电路称为半加器。,令A、B为加数，S为和，C为进位。可得真值表：,1,0,0,1,0,0,0,1,CA · B,返回,全加器,相加时考虑来自低位的进位，称为全加。实现全加运算的电路称为全加器。,令Ai、Bi为加数Ci-1为低位进位，Si为和，Ci为高位进位。可得真值表：,1,0,0,1,0,0,0,1,1,0,0,1,0,1,1,1,多位数相加，可采用并行相加串行进位的方式。,返回,二、比较器,比较器是对两个数A、B 进行比较以判断其大小的电路。,0,1,1,0,0,0,1,0,0,1,0,0,返回,
