《电子测量》课程设计报告-锁相信号发生器设计.doc

班级：电子3072 姓名：李翔鹏 学号：23 课题：锁相信号发生器设计 电子测量课程设计报告课题： 锁相信号发生器设计 班级 电子3072 学号 3072107223 学生姓名 专业 电子信息工程 系别 电子信息工程系 指导教师 电子测量课程设计指导小组 淮阴工学院电子信息工程系2010年6月1 设计目的 a) 培养理论联系实际的正确设计思想，训练综合运用已经学过的理论和生 产实际知识去分析和解决工程实际问题的能力。b) 学习较复杂的电子系统设计的一般方法，了解和掌握模拟、数字电路等 知识解决电子信息方面常见实际问题的能力，由学生自行设计、自行制 作和自行调试。 c) 进行基本技术技能训练，如基本仪器仪表的使用，常用元器件的识别、 测量、熟练运用的能力，掌握设计资料、手册、标准和规范以及使用仿 真软件、实验设备进行调试和数据处理等。d) 培养学生的创新能力。2 设计要求 1.说明电路的工作原理； 2.主要单元电路和元器件参数计算、选择、使用方法及功能； 3.画出总体电路图； 4.上交完整的实习报告。3 总体设计3.1 设计总框图 十进制同步加/减计数器 图1 锁相信号发生器原理框图VCO输出频率fo经N分频得到所以输出频率是参考频率fr的整数倍,即3.2 设计总电路图图2 整体电路图3.3 设计设备与器材原件数量4046芯片1件74HC191芯片1件100K电阻1件1M电阻1件2.2u电容1件1000p电容1件100K电位器1件万能板1件焊锡、导线若干根4 单元电路设计4.1 CD4046锁相环电路4.1.1 CD4046基本原理 CD4046是一款集成锁相环芯片，是通用的CMOS锁相环集成电路，包含鉴相器、压控振荡器2部分，使用时需外接低通滤波器(图2)形成完整的锁相环。其内部设有1个6.2 V的齐纳稳压管，在需要时作为辅助电源。此芯片特点是：电源电压范围宽(3 V18 V)、输入阻抗高(约100 M)、动态功耗小，在中心频率f0为10 kHz下功耗仅为600 W，属微功耗器件。锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。锁相环主要由相位比较器（PC）、压控振荡器（VCO）。低通滤波器三部分组成，如图3所示。图3 CD4046原理框图压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud大小决定。施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo相比较，比较结果产生的误差输出电压U正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Ud。这个平均值电压Ud朝着减小VCO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO锁定在这个频率上。锁相环应用非常灵活，如果输入信号频率f1不等于VCO输出信号频率f2，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。 过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V18V），输入阻抗高(约100M)，动态功耗小，在中心频率f0为10kHz下功耗仅为600W，属微功耗器件。设参考信号 式中 ur为参考信号的幅度 r为参考信号的载波角频率 r(t)为参考信号以其载波相位rt为参考时的瞬时相位 若参考信号是未调载波时，则r(t)= 1=常数。设输出信号为 式中 Uo为输出信号的振幅 o为压控振荡器的自由振荡角频率 o (t)为参考信号以其载波相位ot为参考时的瞬时相位, 在VCO未受控制前他是常数，受控之后他是时间函数。则两信号之间的瞬时相位差为 由频率和相位之间的关系可得两信号之间的瞬时频差为 鉴相器是相位比较器，他把输出信号uo(t)和参考信号ur(t)的相位进行比较，产生对应于两信号相位差e (t)的误差电压ud(t)。环路滤波器的作用是滤除误差电压ud(t)中的高频成分和噪声，以保证环路所要求的性能，提高系统的稳定性。压控振荡器受控制电压uc(t)的控制，uc(t)使压控振荡器的频率向参考信号的频率靠近，于是两者频率之差越来越小，直至频差消除而被锁定。 因此，锁相环的工作原理可简述如下：首先鉴相器把输出信号uo(t)和参考信号ur(t)的相位进行比较，产生一个反应两信号的相位差e (t)大小的误差电压ud(t)，ud(t)经过环路滤波器的过滤得到控制电压uc(t)。uc(t)调整VCO的频率向参考信号的频率靠拢，直至最后两者频率相等而相位同步实现锁定锁定后两信号之间的相位差表现为一固定的稳态值。即 此时，输出信号的频率已偏离了原来的自由频率o控制电压uc(t)=0时的频率，其偏移量由式（4）和式（5）得到为 这时输出信号的工作频率已变为 由此可见，通过过锁相环路的相位跟踪作用，最终可以实现输出信号与参考信号同步，两者之间不存在频差而只存在很小稳态相差。4.1.2 环路相位模型和基本方程图4 锁相环路相位模型 复时域分析时可用一个传输算子F(p)来表示。其中（p=d/dt）是微分算子。由上图可以得出锁相环路的基本方程。 得： 设环路输入一个频率r和相位r均为常数的信号，即 式中，0是控制电压uc(t)=0时VCO的固有振荡频率，r是参考输入信号的相位。令 则 可得固有频率输入时的环路基本方程 在闭环之后的任何时刻存在着如下关系： 瞬时频差=固有频差-控制频差，记为即 4.1.3 CD4046芯片引脚及引脚功能图5是CD4046的引脚排列，采用 16 脚双列直插式。图5 CD4046引脚排列各引脚功能如下：引脚引脚功能引脚引脚功能1相位输出端9压控振荡器的控制端2相位比较器的输出端10解调输出端，用于FM解调3比较信号输入端11、12外接振荡电阻4压控振荡器输出端13相位比较器的输出端5禁止端，高电平时禁止，低电平时允许压控振荡器工作14信号输入端6、7外接振荡电容15内部独立的齐纳稳压管负极8、16电源的负端和正端4.1.4 CD4046芯片内部结构 图6 CD4046内部电路原理框图图6是CD4046内部电路原理框图，主要由相位比较、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。比较器采用异或门结构，当两个输人端信号Ui、Uo的电平状态相异时（即一个高电平，一个为低电平），输出端信号U为高电平；反之，Ui、Uo电平状态相同时（即两个均为高，或均为低电平），U输出为低电平。CD4046锁相环采用的是RC型压控振荡器，必须外接电容C1和电阻R1作为充放电元件。当PLL对跟踪的输入信号的频率宽度有要求时还需要外接电阻R2。由于VCO是一个电流控制振荡器，对定时电容C1的充电电流与从9脚输入的控制电压成正比，使VCO的振荡频率亦正比于该控制电压。当VCO控制电压为0时，其输出频率最低；当输入控制电压等于电源电压VDD时，输出频率则线性地增大到最高输出频率。VCO振荡频率的范围由R1、R2和C1决定。CD4046内部还有线性放大器和整形电路，可将14脚输入的100mV左右的微弱输入信号变成方波或脉冲信号送至两相位比较器。源跟踪器是增益为1的放大器，VCO的输出电压经源跟踪器至10脚作FM解调用。齐纳二极管可单独使用，其稳压值为5V，若与TTL电路匹配时，可用作辅助电源综上所述，CD4046工作原理如下：输入信号 Ui从14脚输入后，经放大器A1进行放大、整形后加到相位比较器、的输入端，图3开关K拨至2脚，则比较器将从3脚输入的比较信号Uo与输入信号Ui作相位比较，从相位比较器输出的误差电压U则反映出两者的相位差。U经R3、R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚，调整VCO的振荡频率f2，使f2迅速逼近信号频率f1。VCO的输出又经除法器再进入相位比较器，继续与Ui进行相位比较，最后使得f2f1，两者的相位差为一定值，实现了相位锁定。若开关K拨至13脚，则相位比较器工作，过程与上述相同，不再赘述。4.2 74HC191十进制同步加/减计数器电路4.2.1 74HC191工作简介 191的预置是异步的。当置入控制端（ LD ）为低电平时，不管时钟 CP 的状态如何，输出端（Q0Q3）即可预置成与数据输入端（D0D3）相一致的状态。191的计数是同步的，靠 CP 加在 4 个触发器上而实现。当计数控制端（CT ）为低电平时，在 CP 上升沿作用下 Q0Q3同时变化，从而消除了异步计数器中出现的计数尖峰。当计数方式控制（U /D）为低电平时进行加计数，当计数方式控制（U /D）为高电平时进行减计数。只有在 CP 为高电平时CT 和U /D 才可以跳变191有超前进位功能。当计数溢出时，进位/错位输出端（CO/BO）输出一个低电平脉冲，其宽度为 CP 脉冲周期的高电平脉冲；行波时钟输出端（ RC ）输出一个宽度等于 CP 低电平部分的低电平脉冲。利用 RC 端，可级联成 N 位同步计数器。当采用并行 CP控制时，则将 RC 接到后一级CT ；当采用并行CT 控制时，则将 RC 接到后一级 CP。4.2.2 74HC191芯片引脚及引脚功能 图7 74HC191引脚排列各引脚功能如下：CO/BO 进位输出/错位输出端 CP 时钟输入端（上升沿有效） CT 计数控制端（低电平有效） D0D3 并行数据输入端 LD 异步并行置入控制端（低电平有效） Q0Q3 输出端 RC 行波时钟输出端（低电平有效） U /D 加/减计数方式控制端 4.2.3 74HC191时序 图8 74HC191时序图5 调试5.1 仿真调试打开PROTEUS软件，按照整体电路图把个元器件分别添加到PROTEUS设计面板中，注意各个元器件的大小规格；再按照整体电路图进行连线。设计完成后，开始仿真调试，拨动4个高低电平开关，设置出不同的数值N，观察示波器上显示的输入与输出波形。5.2 硬件调试按照整体电路图把各个元器件焊接到万能板上，焊接是要特别注意不能出现漏焊以及虚焊。焊接好后在实验室进行调试，根据电路图分别连接好+5线，地线，信号发生器以及数字示波器，调节示波器微调按钮，直到显示出清楚的波形。6 设计总结两个星期的课程设计就这样结束了，这是我在大学里的又一次专业课程设计，这次课程设计是让我做一个锁相信号发生器，原理比较简单，焊接也比较容易。前两天，我主要完成的是在网上和图书馆查阅相关资料来确定基本原理及其电路图，并且在PROTEUS软件上进行了模拟电路仿真调试，随后经过指导老师检查后确定电路图领取器件进行制作，制作完成后又到实验室进行了调试。这次课程设计跟以前不同的是使用了PROTEUS软件进行仿真调试，一开始接触PROTEUS软件用起来真有点麻烦。我通过在网上查找该软件的资料逐渐掌握了它的使用，为使用该软件进行电路仿真打下了基础。通过这次课程设计，我体验到了自己动手完成一次电路设计的成就感。看起来很简单的信号发生器里面却包含了很多的电子方面的知识。由于以前从来没有接触过CD4046芯片，因此对锁相环原理不是很清楚。在实际操作过程中，我遇到了一些问题，此时才感到自己在课本上学到的东西实在太少了，而且知识点的掌握不牢固。通过翻阅相关书籍以及实际操作，让我对自己的专业基础知识有了深刻的理解，为以后的学习打下了一定得基础。这次课程设计让我体会到实践的重要性。书本上的知识只有通过自己亲手的实践才能证明是否学的够好。通过实践，使我把书本上的知识和实际应用紧密结合起来。在今后的学习中，我打算自己多动手做些电子小制作，增强自己的动手能力，巩固所学知识，增进学习兴趣，为以后的课程设计及毕业设计打好基础。最后，我还得感谢王林高老师的辛勤教导和同组同学的热心帮助，此次设计的成功与他们密不可分，没有老师和同组同学的热心帮助我就不会做出这次成功的课程设计。7 参考文献1 张涛.显示控制CMOS锁相环频率合成器设计.半导体技术，2008，13-18.2 于洪珍.通信电子电路.北京：清华大学出版社，2005，229，234-235，241-242.3 李晓庆.UHF锁相频率合成器设计及实现.大连：大连海事大学，2006，5-6.4 邓芳明.高性能频率合成器中鉴相器和电荷泵的研究与设计.合肥：合肥工业大学，2005，7-8.5 锁相环CD4046原理及应用.http：/blog.sina.com.cn/u/437a2a7f01000cgh，2007.6 曾兴文.高频电子线路.北京:高等教育出版社,2006,78-96.7 康华光.电子技术基础.北京:高等教育出版社,2005,104-124.8 张厥胜.Motorola集成电路应用丛书,锁相环频率合成器.电子工业出版社, 2006,123-127.9 杨元挺.电子技术技能训练.北京:高等教育出版社,2002,56-59.10 胡烨.protel/99/se电路设计与仿真教程.北京:机械工业出版社,2008.11