触发器原理及应用.ppt
第4章 集成触发器,学习要点： 基本RS触发器的工作原理 各种同步触发器的基本电路结构、功能 集成触发器的逻辑功能及使用,4.1 概述,4. 2 触发器的基本形式,退出,4.3 边沿触发器,4.5 触发器应用举例,第4章 集成触发器,4.4 主从触发器,返回主目录,触发器是构成时序逻辑电路的基本逻辑部件。 它有两个稳定的状态：0状态和1状态； 在不同的输入情况下，它可以被置成0状态或1状态； 当输入信号消失后，所置成的状态能够保持不变。,所以，触发器可以记忆1位二值信号。根据逻辑功能的不同，触发器可以分为RS触发器、D触发器、JK触发器、T和T触发器；按照结构形式的不同，又可分为基本RS触发器、同步触发器、主从触发器和边沿触发器。,4.1 概述,4.2 触发器的基本形式,电路组成和逻辑符号,信号输入端，低电平有效。,4.2.1 基本RS触发器,工作原理,1,0,0,1,1 0,0,0,1,1,0,0 1,1,1,1,1,0,1 1,不变,1,0,0,0,1,1,0 0,不定,？,特性表（真值表）,现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。,次态：触发器接收输入信号之后所处的新的稳定状态。,次态Qn+1的卡诺图,特性方程,触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式,状态图,描述触发器的状态转换关系及转换条件的图形称为状态图,0,1,1/,1/,10/,01/,波形图,反映触发器输入信号取值和状态之间对应关系的图形称为波形图,置1,置0,置1,置1,置1,保持,不允许,基本RS触发器的特点,（1）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。 （2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。 （3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。 （4）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。,在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。,集成基本RS触发器,EN1时工作 EN0时禁止,4.2.2 同步触发器,CP1时，工作情况与基本RS触发器相同。,一、同步RS触发器,特性表,特性方程,主要特点,波形图,（1）时钟电平控制。在CP1期间接收输入信号，CP0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。 （2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。,不变,不变,不变,不变,不变,不变,置1,置0,置1,置0,不变,CP=1期间有效,二、同步D触发器（D锁存器）,状态图,波形图,在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。,集成同步D触发器,CP1、2,CP3、4,POL1时，CP1有效，锁存 的内容是CP下降沿时刻D的值； POL0时，CP0有效，锁存 的内容是CP上升沿时刻D的值。,CP=1期间有效,三、同步JK触发器,特性表,JK=00时不变 JK=01时置0 JK=10时置1 JK=11时翻转,状态图,波形图,在数字电路中，凡在CP时钟脉冲控制下，根据输入信号J、K情况的不同，具有置0、置1、保持和翻转功能的电路，都称为JK触发器。,空翻波形图,四、同步JK触发器空翻 空翻现象：就是在CP=1期间，触发器的输出状态翻转两 次或两次以上的现象。 如下图所示，第一个CP=1期间Q状态 变化的情况。 ,4.3.1 TTL边沿JK触发器,CP下降沿时刻有效,4.3 边沿触发器,（a） 逻辑电路,(b） 逻辑符号,边沿JK触发器的逻辑符号,边沿JK触发器的特点,边沿触发，即CP边沿到来时，状态发生翻转。无同步触发器的空翻现象。 功能与同步JK触发器相同。使用方便灵活。 抗干扰能力极强，工作速度很高。,集成边沿JK触发器,74LS112为CP下降沿触发。 CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。,注意,4.3.2 维持阻塞D触发器,（a） 逻辑电路 （b） 逻辑符号,逻辑符号,维持阻塞D触发器特点,下降沿触发，即CP下降沿到来时，状态发生翻转。无同步触发器的空翻现象。 功能与同步D触发器相同。使用方便灵活。 抗干扰能力极强，工作速度很高。,集成边沿D触发器,注意：CC4013的异步输入端RD和SD为高电平有效。,4.3.3 CMOS边沿触发器,CMOS触发器与TTL触发器一样，种类繁多。常用的集成触发器有74HC74（D触发器）和CC4027（JK触发）。 CC4027管脚排列图如下。,CMOS触发器管脚排列图,附： 不同类型触发器之间的转换,转换步骤： （1）写出已有触发器和待求触发器的特性方程。 （2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。 （3）比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。 （4）根据转换逻辑画出逻辑电路图。,转换方法： 利用令已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑。,JK触发器T触发器,在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当T0时能保持状态不变，T1时一定翻转的电路，都称为T触发器。,特性表,逻辑符号,1、将JK触发器转换为T和T触发器,T触发器特性方程：,与JK触发器的特性方程比较，得：,电路图,状态图,时序图,JK触发器T触发器,在数字电路中，凡每来一个时钟脉冲就翻转一次的电路，都称为T触发器。,特性表,逻辑符号,T 触发器特性方程：,与JK触发器的特性方程比较，得：,电路图,变换T触发器的特性方程：,状态图,时序图,D触发器T触发器,2、将D触发器转换为T和T触发器,D触发器T触发器,4.4 主从触发器,4.4.1 主从RS触发器,工作原理,（1）接收输入信号过程 CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有： 从触发器控制门G3、G4封锁，其状态保持不变。,1,0,0,1,特性方程,逻辑符号,电路特点,主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。但其仍然存在着约束问题，即在CP1期间，输入信号R和S不能同时为1。,4.4.2 主从JK触发器,代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程：,将,主从JK触发器没有约束。,特性表,时序图,电路特点,逻辑符号,主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。 输入信号J、K之间没有约束。 存在一次变化问题。,带清零端和预置端的主从JK触发器,0,0,1,0,0,1,带清零端和预置端的主从JK触发器的逻辑符号,集成主从JK触发器,与输入主从JK触发器的逻辑符号,主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。,4.5 触发器应用举例,4.5.1 各类触发器的主要性能比较,详见教材P118页表4.5.1,4.5.2 触发器的应用举例,一、组成分频电路 二、第一信号鉴别电路 （详见教材P118P119页）,本节小结：,
