计算机组成原理课程设计报告(6).doc
《计算机组成原理课程设计报告(6).doc》由会员分享,可在线阅读,更多相关《计算机组成原理课程设计报告(6).doc(17页珍藏版)》请在三一文库上搜索。
1、计算机组成原理课程设计 学号:xxxxxxxxxx 姓名: 学号:xxxxxxxxxx 姓名: 设计任务:设计任务: 综合前面实验单元典型部件设计与调试,对数据选择器(A、B) 、计数器、运算器、寄存器和微 程序控制器透彻了解的基础上,完成一个简单计算机的设计,使其具有简单运算功能:取数、读数、做 加法、送数等。 设计目的:设计目的: 通过一个简单计算机的设计,对计算机系统的基本组成、部件的设计、部件间的连接、微程序的 编制与调试等全过程有一个较为综合、深入的认识和理解。 设计与调试步骤: 结合计算机组成原理的教学内容和课程设计平台系统,计算机的设计与调试步骤如下: 数据通路:数据通路: 数据
2、通路的设计在总体结构中是最重要的一个环节。实验室的仿真模型机的数据通路是以总 线为基础、以 CPU 为核心构成的。 系统简介系统简介: 机器指令存放在 3#RAM 中将 3#RAM 作为内存使用,机器指令是按由上到下顺序执行的,其执行顺 序由 PC(程序计数器)和 MAR(地址寄存器)控制。2#RAM 和 1#RAM 作为控制存储器简称为控存一 条微指令由十六个微命令组成高八位存放于 2#RAM 中,低八位存放于 1#RAM 中。后继地址有三种形成 方式IR2IR1IR0 为 001 时PC+1 安顺序执行微指令为 010 时 JP 无条件转移,地址由IR15-8提供。 本简单计算机基于简化处
3、理IR15-8均为 0 它代表了均跳向为指令寄存器的 00 入口即取指令入口。为 011 时 QJP 高四位安机器指令的操作码转移,第四位为 0 其由后继地形成逻辑实现,所有涉及的地址转移均 为指令的转移。因为机器指令是按顺序执行的。每按一次单脉冲键执行一条微指令,一条机器指令由若 干条微指令组成,一条微指令由十六个微命令组成其中因为IR3IR6IR7全为零故省略掉了。 为保证机器指令是从第一条开始顺序执行的,在操作前应按一次复位键将微指令计数器 pc,机器 指令计数器 pc,内存地址寄存中的内容清零。第一条微指令地址为 00,微操作为 RAMIR 即从内存中 取出指令放到机器指令寄存器中,此
4、时地址寄存器中的内容为 00,所以在 3#RAM 的 00 地址中取出 MOV1 指令 18,取出指令后 PC+1PC(01)为取下一条内存内容做好准备,再按一次单脉冲键执行 QJP 及按操作码转移,此时指令寄存器中存放的为 18 操作码为 0001,所以转移后高四位为:0001 低四 位为全零 :0000 。后继地址形成逻辑的输出 0001 0000, 因此此时置数有效微地址输出为 10(十六进 制) 。 根据微地址 10 执行 PCMAR, PC 中的内容经取指过程中加 1 操作,已变为 01,所以地址寄存器中存 入了 01,然后 PC+1PC (PC 变为 02) 为取下一条内存内容做好
5、准备。然后将内存中地址为 01 的数 据传送至 RAMR0 下一步为 PCMAR 存入的为 02。下一个微指令为 JP 无条件转移,地址由微指令 的高八位给出,高八位为 0000 0000,所以微地址转向 00,再次进行取指令。 在 3#RAM 的 02 地址中取出 MOV2 指令 28 放进机器指令寄存器,取出指令后 PC+1PC(03)为取 下一条内存内容做好准备,再按一次单脉冲键执行 QJP 及按操作码转移,此时指令寄存器中存放的为 28 操作码为 0010,所以转移后高四位为:0010, 低四位为全零:0000 。后继地址形成逻辑的输出 0010 0000, 因此此时置数有效微地址输出
6、为 20(十六进制) 。 根据微地址 20 执行 PCMAR PC 中的内容经取指过程中加 1 操作已变为 03,所以地址寄存器中存 入了 03,然后 PC+1PC (PC 变为 04) 为取下一条内存内容做好准备。然后将内存中地址为 03 的数 据传送至 RAMR1 下一步为 PCMAR 存入的为 04。下一个微指令为 JP 无条件转移,地址由微指令 的高八位给出,高八位为 0000 0000,所以微地址转向 00,再次进行取指令。 在 3#RAM 的 04 地址中取出 ADD 指令 30 放进机器指令寄存器,取出指令后 PC+1PC(05)为取 下一条内存内容做好准备,再按一次单脉冲键执行
7、 QJP 及按操作码转移,此时指令寄存器中存放的为 30 操作码为 0011.所以转移后高四位为 0011 第四位为全零 0000 。后继地址形成逻辑的输出 0011 0000 , 因此时置数有效微地址输出为 30(十六进制) 。 根据微地址 30 执行 R0 +R1= R1 PC 中的内容经取指过程中加 1 操作已变为 05,所以地址寄存器中 存入了 05,然后 PC+1PC (PC 变为 06) 为取下一条内存内容做好准备。下一个微指令为 JP 无条件 转移,地址由微指令的高八位给出,高八位为 0000 0000 所以微地址转向 00,再次进行取指令。 在 3#RAM 的 05 地址中取出
8、 MOV3 指令 41 放进机器指令寄存器,取出指令后 PC+1PC(06)为取 下一条内存内容做好准备,再按一次单脉冲键执行 QJP 及按操作码转移,此时指令寄存器中存放的为 41 操作码为 0100,所以转移后高四位为:0100 低四位为全零:0000 。后继地址形成逻辑的输出 0100 0000 ,因此时置数有效微地址输出为 40(十六进制) 。 根据微地址 40 执行 R0MAR(R0中的数据作为写内存地址) 。 PC 中的内容经取指过程中加 1 操作 已变为 06,所以地址寄存器中存入了 06,然后将内存中地址为 03 的数据传送至 R1RAM 下一步为 PCMAR 存入的为 06。
9、下一个微指令为 JP 无条件转移,地址由微指令的高八位给出,高八位为 0000 0000,所以微地址转向 00,再次进行取指令。 至此 MOV1 MOV2 ADD MOV3 均执行完毕完成了两个数的相加操作。如果 是 07+02=09 那么内存的 07 号地址中就存放了相加结果 09。 总图:总图: 输入输出说明:输入输出说明: USB0-7 为内存的数据线当 WR 为 1 时可以写内存,同时加法器的输出也接到这八根线上结合输出分配可 将数据送到 R0 、R1、PC、IR 、MAR 中的一个或一个也不送。 AD0-7 为内存的地址线。 UAD0-7 为 ROM2 和 ROM1 的共用地址 IR
10、0-15为 ROM2 和 ROM1 的输出其具体输出什么由其地址决定。 WR RD 为内存的读写控制 P1 为单脉冲 Rst2 为复位键,可对 PC,PC.,MAR 进行复位。 UPC 和 P 控制 ROM2 和 ROM1 读和读出 MD0-7 为 ROM3 的输出其中的数据由此输出。 二四译码器二四译码器: 二四译码的输出控制选择器 A、B 数据通路,二四译码器的作用在这里是一个多路数据开关。 三八译码器逻辑三八译码器逻辑: 三八译码器的一组输入对应的输出中只有一个为 1 其余为零。 设计中用到了两个三八译码器其中一个的输入为 IR11、IR10、IR9,输出用到的五个分别 控制 R0 、R
11、1 、 IR 、PC 、MAR 五个寄存器的数据开关。因为其输出同一时刻只有一个 1,这就保证 了同一时刻只对一个寄存器操作,另外还有五个寄存器均不操作时的情况,例如写内存的操作。另外一 个三八译码器控制微指令地址的转移方式。其本质上仍是一个多路数据开关。 后继地址产生逻辑后继地址产生逻辑: 三八译码器元件符号 二四译码器元件符号 当 QJP=1 时 JP=0,微地址计数器置数端输入为 0(置数低有效)微指令的高八位被屏蔽掉了,又因 为有四个与门接地,所以输出的低四位为全零,高四位只与机器指令的高四位(操作码)有关,这样就 实现了高四位按操作码转移,低四位为全零。 当 JP=1 时 QJP=0
12、,微地址计数器置数端输入为 0(置数低有效)因为有四个与门接地且 QJP=0,所 以输出只与微指令的高八位(IR15-8)有关,这样就实现了无条件转移,地址由IR15-8提供。 当 JP=0 时 QJP=0,微地址计数器置数端输入为 1(置数低有效)此时置数端无效按一次单脉冲键微 指令计数器从置数的输入开始计数器自加 1 顺序向下执行,直到下一次微指令跳转。 一位全加器一位全加器: 一位加法器元件符 八位串行进位并行加法器八位串行进位并行加法器 微指令计数器微指令计数器 PC 八位串行进位加法器元件符号 微指令计数器元件符号 微指令计数器不是真正的八位二进制计数器起到计数功能的只有六位,高两位
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 原理 课程设计 报告
链接地址:https://www.31doc.com/p-10528985.html