VHDL实验 双向移位寄存器(完整版).doc
《VHDL实验 双向移位寄存器(完整版).doc》由会员分享,可在线阅读,更多相关《VHDL实验 双向移位寄存器(完整版).doc(9页珍藏版)》请在三一文库上搜索。
1、学生实验报告实验课名称:VHDL硬件描述语言实验项目名称:双向移位寄存器专业名称:电子科学与技术班级:电科二班学号:*学生姓名:*教师姓名:*_2010_年_11_月_14_日组别_同组同学_实验日期_年_月_日 实验室名称_成绩_一、实验名称:双向移位寄存器二、实验目的与要求:实验目的:设计一个双向移位寄存器,理解移位寄存器的工作原理,掌握串入并出端口控制的描述方法。实验要求:通过VHDL编程,实现双向移位寄存器,要求有1个方向控制端、1个时钟脉冲输入、1个异步清零端、1个数据输入端以及8位的并行数据输出端,具体接口说明如下图所示。 首先在QuartusII上进行功能和时序仿真,之后通过器件
2、及其端口配置下载程序到SOPC开发平台中。在硬件实现中,要求: 1. 用实验平台的按键实现时钟控制(clk)、方向控制(dir)、清零(clr)以及数据输入(din):端口名 按键名 功能 clk 键7 时钟控制 din 键8 数据输入 clr 键1 异步清零 dir 键5 方向控制 clk:移位寄存器时钟脉冲输入,上升沿有效; din:串行数据输入端; clr:异步清零信号,高电平有效; dir:方向控制端,要求低电平左移,高电平右移; dout7.0:8位数据并行输出端;2. 用实验平台的LED发光阵列的LED1LED8显示并行数据的输出。三、实验内容:u 新建工程:1、打开Quartus
3、,新建工程,选择好路径,工程顶层名为d_reg ;2、新建工程,如果包含已编好的文件则可以添加,如果无则可以略过 ;3、选择我们的器件信息:型号为:EP2C36F484C84、单击Next,指定第三方工具,这里我们不指定第三方EDA工具,单击Next后结束工程建立。u 建立编译VHDL文件:1单击FileNew菜单项,选择弹出窗口中的VHDL File项,单击OK按钮以建立打开空的VHDL文件,并以工程顶层文件名保存。2、输入源代码完后单击ProcessingStart Compilation开始编译,并修改其中的错误直到没有为止。的错误直到没有为止。u 建立矢量波形文件1、单击FileNew
4、命令,选择其中的Vector Waveform File项,点击OK建立空的波形文件,打开矢量波形文件编辑窗口;2双击窗口左边空白区域,打开Insert Node or Bus对话框;1、 单击Node Finder按钮,打开以下对话框,选择Filter下拉列表中的Pins:all,并点击List按酒以列出所有的端口,通过按钮把这些端口加入到右面的窗口中,单击OK完成端口的添加;2、 回到波形编辑窗口,对所有输入端口设置输入波形,具体可以通过左边的工具栏,或通过对信号单击鼠标右键的弹出式菜单中完成操作,最后保存次波形文件。u 进行仿真:1、单击AssignmentsSettings ,Simu
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- VHDL实验 双向移位寄存器完整版 VHDL 实验 双向 移位寄存器 完整版
链接地址:https://www.31doc.com/p-10535090.html