同步七进制加法计数器——数字电子技术,.docx
《同步七进制加法计数器——数字电子技术,.docx》由会员分享,可在线阅读,更多相关《同步七进制加法计数器——数字电子技术,.docx(17页珍藏版)》请在三一文库上搜索。
1、成绩评定表学生姓名班级学号专业电子信息科学与技术课程设计题目七进制同步加法计数器序列脉冲发生器(1010101010)评语组长签字:成绩日期2012年 月日课程设计任务书学院信息科学与工程学院专业电子信息科学与技术学生姓名学号设计题目同步七进制加法计数器脉冲序列发生器(1010101010)内容及要求:1 .利用触发器和逻辑门电路,设计七进制同步加法计数器,和脉冲序列发生器 (1010101010)o2 .根据设计电路图进行连线进行验证。3 .在multisim环境下分析仿真结果,给出仿真波形图。进度安排:第15周:1 .指导教师布置课程设计题目及任务2 .课程设计指导教师就相关问题单独进行指
2、导3 .查找相关资料并且进行电路的初步设计第17周:1 .根据具体设计题目进行最后总体设计2 .课程设计指导教师就相关问题单独进行指导3 .利用实验平台进行课程设计的具体实验4 .指导教师针对课程设计进行答辩指导教师(签字):年月日分院院长(签字):年月日1.课程设计的目的2 .计数器设计的总体框图23 .计数器设计过程24 .序列脉冲设计的总体框图55 .脉冲序列设计过程56 .设计的仿真电路图107 .设计的芯片原理图118 .实验仪器129 .总结与体会1210 .参考文献13131课程设计的目的1 .加深对教材的理解和思考,并通过实验设计、验证正是理论的正确性。2 .学习自行设计一定难
3、度并有用途的计数器、加法器、寄存器等。3 .检测自己的数字电子技术掌握能力。2 .计数器设计的总体框下图为同步七进制加法计数器示意框图七进制同步加法计cp数器 C图13 .计数器设计过程七进制同步加法计数器,无效态为:ill根据题意可画出该计数器状态图:000 001 010 011Z110101 100图2选择触发器,求时钟方程,画出卡诺图。a.触发器:JK边沿触发器三个b.时钟方程:由于是同步计数器,故CP(产CP|=CP2= CP c.卡诺图如下:七进制同步加法计数器次态卡诺图:图3 次态Q:的卡诺图次态Q的卡诺图13次态的卡诺图根据卡诺图写出状态方程:状态方程:Qt=Q同+Gq;q:q
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 同步 七进制 加法 计数器 数字 电子技术
链接地址:https://www.31doc.com/p-11662149.html