数字时钟报告.docx
《数字时钟报告.docx》由会员分享,可在线阅读,更多相关《数字时钟报告.docx(16页珍藏版)》请在三一文库上搜索。
1、厦门工学院数字逻辑系统课程设计报告题 目:数字时钟设计专业、班级:13级通信3班学生姓名:董荣学 号:1302303009指导教师:刘玉玲分 数:2015年 月 日任务书设计题目数字时钟设计学生姓名董荣1302303009所在院系电子信息工程系专业13通信3班设计要求:1、时钟:24小时制;2、能同时显示时钟、分钟和秒钟;3、具备时、分、秒三级校时功能;4、接入电源后,时钟能自动运行显示时间;创新要求:1、能同时显示星期几 2、能整点报时设计步骤:1、理解数字时钟的基本原理;2、学习proteus软件的使用;3、用proteus软件仿真电路图;4、电路图仿真运行无误后画出pcb图,买元件,印图
2、焊接电路板。课设进度安排:第11周查阅资料,制定方案,系乡第12周 设计单元电路,利用prot第13周 制作电路板第14周验收实物(明德221验U第15周 提交课设报告林 11图eus进行电路 仿真,验证方案(明德221验收)攵)目录一、基本要求1二、设计方案选取与论证12.1 原理框图12.2 设计思路2三、电路设计与仿真23.1 所需芯片资料33.2 秒信号发生电路53.3 时钟显示电路63.4 校时电路73.5 整点报时电路83.6 总电路图93.7 PCB 图93.8 3D 预览10四、制作及调试过程11五、心得体会12一、基本要求1、时钟:24小时制;2、能同时显示时钟、分钟和秒钟;
3、3、具备时、分、秒三级校时功能;4、接入电源后,时钟能自动运动显示时间;5、能够进行整点报时;二、设计方案选取与论证1、原理框图2、设计思路时间显示模块电路:我用了 CD4511一个用于驱动共阴极LED(数码管)显示器的BCD码一七段码译码器以及十进制计数器 74LS160来作为时间显示模块。但是74LS160只有一个CP脉冲输入端,在进行校时时会出现高位校时干扰低位显示的情况,在经过一番考虑思索以后,我用了两个二极管来解决这一情况。二极管具有单向导电性,在进行校时时产生的低电位不会再影响低位的CP脉冲输入端,从而不会影响其时间显示。整点报时模块电路:在每小时的59分5059秒的时候,分位产生
4、的信号的BCD®是0101 1010,秒位产生的BCDK是0101,100X(X表示0或1)我们 可以把这些产生高电平的位接在 CD4068CD4068是8输入与/与非门)的6个输 入引脚上,再把X这一位也接在CD4068L1从而产生一个频率为2HZ的方波来驱 动蜂鸣器使蜂鸣器发出“嘀、嘀、嘀”的响声。以实现整点报时功能。秒信号发生器:555芯片可以接成多谐振荡器,通过调节所使用的电阻和电 容的值可以改变555芯片输出方波的频率,当调到合适的值时,可以使它恰好输 出频率为1HZ的方波作为秒信号使用。考虑到开关抖动现象,校时模块电路实验 实验箱上的按键开关,每输出一个脉冲信号可以改变分
5、个位和十个位, 同时考虑 到干扰问题,进位接线和校时接线接在不同的时钟输入端。三、电路设计与仿真1、所需芯片及其管脚图和部分资料(1) 555计时器(用于产生秒脉冲)Vcc Vo Vtl Vc0)CB555GND V|; Vo Ro它的各个引脚功能如下:1脚:外接电源负端VSS接地,一般情况下接地。8脚:外接电源VCC双极型时基电路 VCC的范围是4.5 16V, CMO型时基 电路VCC的范围为3 18V。一月用5V。3脚:输出端Vo2脚:低触发端6脚:TH高触发端4脚:是直接清零端。当此端接低电平,则时基电路不工作,此时不论TR TH处于何电平,时基电路输出为“ 0”,该端不用时应接高电平
6、。5脚:VC为控制电压端。若此端外接电压,则可改变内部两个比较器的基准电压,当该端不用时,应将该端用入一只0.01 pF电容接地,以防引入干扰。7脚:放电端。该端与放电管集电极相连,用做定时器时电容的放电。(2)十进制计数器74LS160VCC TC Qq 50203 CET PE词同ri面向ri ri rn口1 |乌 6 I I 7 8 IR CP Pq P1 p2 % CEP GND74LS160同步可预置四位二进计数器是由四个D型触发器和若干个门电路构成,内部有超前进位,具有计数、置数、禁止、直接(异步)清零等功能。对所 有触发器同时加上时钟,使得当计数使能输入和内部门发出指令时输出变化
7、彼此 协调一致而实现同步工作。这种工作方式消除了非同步(脉冲时钟)计数器中常 有的输出计数尖峰。缓冲时钟输入将在时钟输入上升沿触发四个触发器。这种计数器是可全编程的,即输出可预置到任何电平。当预置是同步时,在置数输入上 将建立一低电平,禁止计数,并在下一个时钟之后不管使能输入是何电平, 输出 都与建立数据一致。清除是异步的(直接清零),不管时钟输入、置数输入、使 能输入为何电平,清除输入端的低电平把所有四个触发器的输出直接置为低电平。有了超前进位电路后,无须另加门,即可级联出n位同步应用的计数器。它是借助于两个计数使能输入和一个动态进位输出来实现的。两个计数使能输入(ENP和ENT计数时必须是
8、高电平,且输入 ENT必须正反馈,以便使能动态 进位输出。因而被使能的动态进位输出将产生一个高电平输出脉冲,其宽度近 似等于QA输出高电平。此高电平溢出进位脉冲可用来使能其后的各个串联级使能ENP和ENT输入的跳变不受时钟输入的影响。电路有全独立的时钟电路, 改变工作模式的控制输入(使能 ENP ENT或清零)纵使发生变化,直到时钟 发生为止,都没有什么影响。计数器的功能(不管使能、不使能、置数或计数) 完全由稳态建立时间和保持时间所要求的条件来决定。(3) CD4511输出At A2 LT Bl LE A4喻人CD4511是一个用于驱动共阴极LED (数码管)显示器的BCD码一七段码译码器,
9、特点:具有BCD专换、消隐和锁存控制、七段译码及驱动功能的CMOSI路能提供较大的拉电流。可直接驱动 LED显示器。CD4511是一片 CMOS BCD-锁 存/7 段译码/驱动器,引脚排列如图2所示。其中a b c d为BCM输入, a为最低位。LT为灯测试端,加高电平时,显示器正常显示,加低电平时,显示 器一直显示数码“ 8”,各笔段都被点亮,以检查显示器是否有故障。BI为消隐功能端,低电平时使所有笔段均消隐,正常显示时,B1端应加高电平。另外 CD451侑拒绝伪码的特点,当输入数据越过十进制数9(1001)时,显示字形 也自行消隐。LE是锁存控制端,高电平时锁存,低电平时传输数据。ag是
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 时钟 报告
链接地址:https://www.31doc.com/p-12539536.html