硬件系统设计原理-作业1.docx
《硬件系统设计原理-作业1.docx》由会员分享,可在线阅读,更多相关《硬件系统设计原理-作业1.docx(6页珍藏版)》请在三一文库上搜索。
1、1.某CPU有16根地址线(A15A0), 8根数据线(D7Do), MRE你为访存的控制电平、低电平有效。R/W作为读写控制信号,R/W=1,读允许;R/W=0,写允许。现有芯片如下:RAM : 1KX4, 4K 8;ROM : 2KX8;3-8译码器及少量逻辑门。(1)若用户工作区地址范围为8800H8BFFH ,合理选择芯片,画出存储器与3-8译码器及CPU的连接。(2)若将存储器的片选信号错连在Y5端,试问它的地址范围是多少?(3)考虑到系统程序的安装,除了用户工作区外,装载系统的程序安装在8000H87FFH地址空间。选择适当芯片,画出存储器与38译码器及CPU连接。解答:(1)选择
2、芯片及片数: 8800H8BFFH = 3FFH ,则选 RAM , 1KX4, 2片选片逻辑:将地址范围写成二进制形式:AoA 15 A14 A13 A12 A 11 A10A 90 1 000000000001- 1K0 1 0XX(2) 丫5: 9400H 97FFH 若 8000H 87FFH ROM 2K (A 10 A0)8800H 8BFFH RAM 1K (A9 A0),则片选逻辑为:A 15 A 14A 13A12 A11A10A9A01 00 0 0000000000002K1 00 0 01XX1 00 0 10r0000000000.1K1 00 0 10XX2.假如第
3、1题中工作区使用的是 DRAM (1KX4)存储芯片,芯片内部结构为6444。(1)采用异步刷新,若最大的刷新周期为2ms,则刷新的时间间隔是多少?(2)若采用集中式刷新,假设T为读写周期(单位Ms),存储器刷新一遍最少用多少个读写周期? 死区占多少?(3)若存储器读写周期 T=500ns, CPU在1%内访问一次,若采用分散式刷新,两次刷新的最 大时间间隔是多少?全部刷新一遍所需实际时间是多少?(4)正常读写时间是多少?解答:2ms / 64三31.25 Ms取刷新信号周期为 31 Ms存储器刷新一遍最少用 64T;死区率:64T / (2 1000) M00%两次刷新最大时间间隔为:1 M
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 硬件 系统 设计 原理 作业
链接地址:https://www.31doc.com/p-13420845.html