Verilog+HDL数字系统设计.ppt
《Verilog+HDL数字系统设计.ppt》由会员分享,可在线阅读,更多相关《Verilog+HDL数字系统设计.ppt(23页珍藏版)》请在三一文库上搜索。
1、Verilog HDL数字系统设计,Verilog HDL数字设计与综合(第二版) 夏宇闻下载链接http:/ HDL: A Guide to Digital Design and Synthesis, Second Edition下载链接http:/,教材,现代数字系统设计方法(TOP-DOWN),现代数字系统设计流程,EDA:Electronic Design Automation 电子设计自动化HDL :Hardware Description Languages 硬件描述语言RTL:register transfer level 寄存器传输级,名词,硬件描述语言优点,电路的逻辑功能容易
2、理解;便于计算机对逻辑进行分析处理;把逻辑设计与具体电路的实现分成两个独立 的阶段来操作;逻辑设计与实现的工艺无关;逻辑设计的资源积累可以重复利用;可以由多人共同更好更快地设计非常复杂 的逻辑电路(几十万门以上的逻辑系统),Verilog HDL 的发展历史,抽象级,系统说明-设计文档/算法描述RTL/功能级-Verilog门级/结构级-Verilog版图/物理级-几何图形,行为综合综合前仿真逻辑综合综合后仿真版图,输入/仿真速度 高 低,系统说明-设计文档/算术描述RTL/功能级-Verilog门级/结构级-Verilog版图/物理级-几何图形,详细程度 低 高,抽象级,Verilog描述能
3、力,行为级 用功能块之间的数据流对系统进行描述 在需要时在函数块之间进行调度赋值。RTL级/功能级用功能块内部或功能块之间的数据流和控制信号描述系统基于一个已定义的时钟的周期来定义系统模型结构级/门级用基本单元(primitive)或低层元件(component)的连接来描述系统以得到更高的精确性,特别是时序方面。在综合时用特定工艺和低层元件将RTL描述映射到门级网表,几个重要基本概念,综合: 通过工具把用Verilog HDL描述的模块自动转换为用门级电路网表表示的模块的过程。寄存器传输级Verilog HDL模块:也可称为RTL (Verilog) HDL模块。它是符合特定标准和风格的描述
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- Verilog HDL 数字 系统 设计
链接地址:https://www.31doc.com/p-14916080.html