数字电路第五章锁存器和触发器.ppt
《数字电路第五章锁存器和触发器.ppt》由会员分享,可在线阅读,更多相关《数字电路第五章锁存器和触发器.ppt(56页珍藏版)》请在三一文库上搜索。
1、5 锁存器和触发器,5.1 双稳态存储单元电路,5.2 锁存器,5.3 触发器的电路结构和工作原理,5.4 触发器的逻辑功能,2、锁存器与触发器,共同点:具有0 和1两个稳定状态,一旦状态被确定,就能自行保持。一个锁存器或触发器能存储一位二进制码。,不同点:,锁存器-对脉冲电平敏感的存储电路,在特定输入脉冲电平作用下改变状态。,触发器-对脉冲边沿敏感的存储电路,在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。,教学基本要求,1、掌握锁存器、触发器的电路结构和工作原理,2、熟练掌握SR触发器、JK触发器、D触发器及T 触发器的逻辑功能,3、正确理解锁存器、触发器的动态特性,1、时序逻辑电路与锁存器
2、、触发器:,时序逻辑电路:,概述,锁存器和触发器是构成时序逻辑电路的基本逻辑单元 。,结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。,工作特征:时序逻辑电路的工作特点是任意时刻的输出状态不仅与该当前的输入信号有关,而且与此前电路的状态有关。,5.1 双稳态存储单元电路,5.1.1 双稳态的概念,5.1.2 双稳态存储单元电路,2、锁存器与触发器,共同点:具有0 和1两个稳定状态,一旦状态被确定,就能自行保持。一个锁存器或触发器能存储一位二进制码。,不同点:,锁存器-对脉冲电平敏感的存储电路,在特定输入脉冲电平作用下改变状态。,触发器-对脉冲边沿敏感的存储电路,在时钟脉冲的上升沿或下降
3、沿的变化瞬间改变状态。,5.1 双稳态存储单元电路,5.1.1 双稳态的概念,反馈,5.1.2 双稳态存储单元电路,Q端的状态定义为电路输出状态。,电路有两个互补的输出端,1. 电路结构,2、数字逻辑分析,电路具有记忆1位二进制数据的功能。,如 Q = 1,如 Q = 0,3. 模拟特性分析,图中两个非门的传输特性,5.2.1 SR 锁存器,5.2 锁存器,5.2.1 D 锁存器,5.2.1 SR 锁存器,5.2 锁存器,1. 基本SR锁存器,初态:R、S信号作用前Q端的状态,初态用Q n表示。,次态:R、S信号作用后Q端的 状态次态用Q n+1表示。,1) 工作原理,R=0、S=0,状态不变
4、,无论初态Q n为0或1,锁存器的次态为为1态。 信号消失后新的状态将被记忆下来。,R=0、S=1,置1,无论初态Q n为0或1,锁存器的次态为0态。 信号消失后新的状态将被记忆下来。,R=1 、 S=0,置0,S=1 、 R=1,状态不确定,约束条件: SR = 0,当S、R 同时回到0时,由于两个与非门的延迟时间无法确定,使得触发器最终稳定状态也不能确定。,触发器的输出既不是0态,也不是1态,3)工作波形,4)用与非门构成的基本SR锁存器,、,c.国标逻辑符号,a.电路图,约束条件: S +R = 0,例 运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出。,2. 逻辑门控SR锁存器,电
5、路结构,简单SR锁存器,使能信号控制门电路,2、工作原理,S=0,R=0:Qn+1=Qn,S=1,R=0:Qn+1=1,S=0,R=1:Qn+1=0,S=1,R=1:Qn+1= ,E=1:,E=0:,状态发生变化。,状态不变,5.2.2 D 锁存器,1. 逻辑门控D锁存器,国标逻辑符号,逻辑电路图,S =0 R=1,D=0,Q = 0,D=1,Q = 1,= D,S =1 R=0,D锁存器的功能表,逻辑功能,2. 传输门控D锁存器,(c) E=0时,(b) E=1时,(a) 电路结构,TG2导通, TG1断开,TG1导通, TG2断开,Q = D,Q 不变,(c) 工作波形,3. D锁存器的动
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 第五 章锁存器 触发器
链接地址:https://www.31doc.com/p-2117787.html