3-集成电路基本工艺.ppt
《3-集成电路基本工艺.ppt》由会员分享,可在线阅读,更多相关《3-集成电路基本工艺.ppt(51页珍藏版)》请在三一文库上搜索。
1、集成电路设计基础,第三章 集成电路制造工艺,华南理工大学 电子与信息学院 广州集成电路设计中心 殷瑞祥 教授,第3章 IC制造工艺,3.1 外延生长 3.2 掩膜制作 3.3 光刻原理与流程 3.4 氧化 3.5 淀积与刻蚀 3.6 掺杂原理与工艺,2,关心每一步工艺对器件性能的影响,读懂PDK,挖掘工艺潜力。,3.1 外延生长(Epitaxy),外延生长的目的 半导体工艺流程中的基片是抛光过的晶圆基片,直径在50到300mm(2-12英寸)之间,厚度约几百微米. 外延的目的 用同质材料形成具有不同的掺杂种类及浓度,因而具有不同性能的晶体层. 外延也是制作不同材料系统的技术之一. 外延生长后的
2、衬底适合于制作有各种要求的器件与IC,且可进行进一步处理. 不同的外延工艺可制出不同的材料系统.,3,1.液态生长(LPE: Liquid Phase Epitaxy),LPE:在晶体衬底上用金属性溶液形成一个薄层。在加热过的饱和溶液里放上晶体,再把溶液降温,外延层便可形成在晶体表面。原因在于溶解度随温度变化而变化。 LPE是最简单最廉价的外延生长方法.在III/IV族化合物器件制造中有广泛的应用.但其外延层的质量不高.尽管大部分AlGaAs/GaAs和InGaAsP/InP器件可用LPE来制作, 目前, LPE逐渐被VPE, MOVPE(金属有机物), MBE(分子束)法代替.,4,2.气相
3、外延生长 (VPE: Vapor Phase Epitaxy),VPE是指所有在气体环境下在晶体表面进行外延生长的技术的总称。在不同的VPE技术里,卤素(Halogen)传递生长法在制作各种材料的沉淀薄层中得到大量应用。任何把至少一种外延层生成元素以卤化物形式在衬底表面发生卤素析出反应从而形成外延层的过程都可归入卤素传递法,它在半导体工业中有尤其重要的地位(卤化反应)。用这种方法外延生长的基片,可制作出很多种器件,如GaAs,GaAsP,LED管,GaAs微波二极管,大部分的Si双极型管,LSI及一些MOS逻辑电路等。,5,Si基片的卤素生长外延,在一个反应炉内的SiCl4/H2系统中实现:在
4、水平的外延生长炉中,Si基片放在石英管中的石墨板上,SiCl4,H2及气态杂质原子通过反应管。在外延过程中,石墨板被石英管周围的射频线圈加热到1500-2000度,在高温作用下,发生SiCl4+2H2Si+4HCl 的反应,释放出的Si原子在基片表面形成单晶硅,典型的生长速度为0.51 m/min.,6,3.金属有机物气相外延生长 (MOVPE: Metalorganic Vapor Phase Epitaxy),III-V材料的MOVPE中,所需要生长的III,V族元素的源材料以气体混和物的形式进入反应炉中已加热的生长区里,在那里进行热分解与沉淀反应。 MOVPE与其它VPE不同之处在于它是
5、一种冷壁工艺,只要将衬底控制到一定温度就行了。,7,4.分子束外延生长 (MBE: Molecular Beam Epitaxy),MBE在超真空中进行,基本工艺流程包含产生轰击衬底上生长区的III,V族元素的分子束等。MBE几乎可以在GaAs基片上生长无限多的外延层。这种技术可以控制GaAs,AlGaAs或InGaAs上的生长过程,还可以控制掺杂的深度和精度达到纳米极。经过MBE法,衬底在垂直方向上的结构变化具有特殊的物理属性。 MBE的不足之处在于产量低。,8,9,英国VG Semicom公司型号为V80S-Si的MBE设备关键部分照片,实物,第3章 IC制造工艺,3.1 外延生长 3.2
6、 掩膜制作 3.3 光刻原理与流程 3.4 氧化 3.5 淀积与刻蚀 3.6 掺杂原理与工艺,10,关心每一步工艺对器件性能的影响,读懂PDK,挖掘工艺潜力。,3.2 掩膜(Mask)的制版工艺,1. 掩膜制造 从物理上讲,任何半导体器件及IC都是一系列互相联系的基本单元的组合,如导体,半导体及在基片上不同层上形成的不同尺寸的隔离材料等。要制作出这些结构需要一套掩膜。一个光学掩膜通常是一块涂着特定图案铬薄层的石英玻璃片,一层掩膜对应一块IC的一个工艺层。工艺流程中需要的一套掩膜必须在工艺流程开始之前制作出来。制作这套掩膜的数据来自电路设计工程师给出的版图。,11,12,0.18m工艺结构,什么
7、是掩膜?,掩膜是用石英玻璃做成的均匀平坦的薄片,表面上涂一层600800nm厚的Cr层,使其表面光洁度更高。称之为铬板,Cr mask。,13,整版及单片版掩膜,整版按统一的放大率印制,因此称为1X掩膜。这种掩膜在一次曝光中,对应着一个芯片阵列的所有电路的图形都被映射到基片的光刻胶上。 单片版通常把实际电路放大5或10倍,故称作5X或10X掩膜。这样的掩膜上的图案仅对应着基片上芯片阵列中的一个单元。上面的图案可通过步进曝光机映射到整个基片上。,14,早期掩膜制作方法,人们先把版图(layout)分层画在纸上, 每一层掩膜有一种图案。 画得很大, 5050 cm2 或100100cm2, 贴在墙
8、上, 用照相机拍照。 然后缩小1020倍, 变为552.5x2.5 cm2 或101055 cm2的精细底片。 这叫初缩。 将初缩版装入步进重复照相机, 进一步缩小到22 cm2或3.53.5 cm2, 一步一幅印到铬(Cr)板上, 形成一个阵列。,15,16,Wafer,IC 、Mask & Wafer,整版和接触式曝光,在这种方法中, 掩膜和晶圆是一样大小的. 对应于3”8”晶圆, 需要3”8”掩膜. 不过晶圆是圆的, 掩膜是方的 这样制作的掩膜图案失真较大, 因为版图画在纸上, 热胀冷缩, 受潮起皱, 铺不平等 初缩时, 照相机有失真 步进重复照相, 同样有失真 从mask到晶圆上成像,
9、 还有失真,17,2. 图案发生器方法 (PG: Pattern Generator),在PG法中, 规定layout的基本图形为矩形. 任何版图都将分解成一系列各种大小、不同位置和方向的矩形条的组合. 每个矩形条用5个参数进行描述: (X, Y, A, W, H),18,图案发生器方法(续),利用这些数据控制下图所示的一套制版装置。,19,3. X射线制版,由于X射线具有较短的波长。它可用来制作更高分辨率的掩膜版。X-ray掩膜版的衬底材料与光学版不同,要求对X射线透明,而不是可见光或紫外线,它们常为Si或Si的碳化物。而Au的沉淀薄层可使得掩膜版对X射线不透明。X射线可提高分辨率,但问题是
10、要想控制好掩膜版上每一小块区域的扭曲度是很困难的。,20,4. 电子束扫描法(E-Beam Scanning),采用电子束对抗蚀剂进行曝光,由于高速的电子具有较小的波长,分辨率极高。先进的电子束扫描装置精度50nm,这意味着电子束的步进距离为50nm,轰击点的大小也为50nm。,21,电子束光刻装置: LEICA EBPG5000+,22,电子束制版三部曲,1) 涂抗蚀剂,抗蚀剂采用PMMA. 2) 电子束曝光,曝光可用精密扫描仪,电子束制版的一个重要参数是电子束的亮度,或电子的剂量。 3) 显影: 用二甲苯。二甲苯是一种较柔和的有弱极性的显影剂,显像速率大约是MIBK/IPA的1/8,用IP
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 集成电路 基本 工艺
链接地址:https://www.31doc.com/p-2146629.html