6.3锁相环路(PLL)电路设计实例.ppt
《6.3锁相环路(PLL)电路设计实例.ppt》由会员分享,可在线阅读,更多相关《6.3锁相环路(PLL)电路设计实例.ppt(23页珍藏版)》请在三一文库上搜索。
1、6.3 锁相环路(PLL)电路设计实例,6.3.1 基于UMA1014的501100MHz PLL电路,UMA1014是一个应用于频道可选择的无线电通信系统的低功耗通用频率合成器,与飞利浦蜂窝式无线电话系列芯片兼容。UMA1014可应用在蜂窝式移动无线电装置(NMT,AMPS,TACS)、个人移动无线电装置(PMR)、无绳电话等系统中。 UMA1014芯片内部包含有一个振荡器/缓冲器电路、一个31/32双模计数器、一个RF(主)分频器、一个基准分频器、一个三态相位比较器、一个充电泵和一个将串行数据传送给四个内部8位寄存器的主控制电路。UMA1014具有两线串行总线式的I2C接口,它的晶体振荡器
2、/TCXO缓冲区的频率范围是316MHz,16个基准分频比率允许有5100kHz的频道间隔、1/8的晶振频率输出。采用SO-16小型封装。,UMA1014的RF输入频率范围为501100MHz。UMA1014提供偏离锁定指示、两路额外的VCO控制输出、合成器锁定的报警信号输出,状态寄存器包括偏离锁定和电源故障指示。VCC电源供应逻辑电路部分,电流消耗13.5mA;VCP电源只供应充电泵电路,电流消耗1.8mA。两个电源电压都是+5V(10)。具有低功耗模式,可以将合成器置于空闲模式(除控制部分外,所有的电路电源都关断),允许保留I2C传输数据和寄存器内的所存信息,从而可以快速地进入加电状态。
3、UMA1014的应用电路原理图和元器件布局图如图6.3.1所示。电路中VCO频率为888MHz,VCO增益Ko为13MHz/V,频道间隔为25kHz,基准振荡器频率为9.6MHz,相位比较器增益Kd为1mA/周期,相位容限(度)为45。,图6.3.1 UMA1014的应用电路原理图和元器件布局图,6.3.2 基于SP5748的80MHz2.4GHz PLL电路,SP5748是一个频率合成器专用芯片,芯片内部包含有前置分频器(16/17)、4位计数器(4bit COUNT)、13位计数器(13bit COUNT)、17位锁存器(17bit LATCH)、充电泵(CHARGE PUMP)、基准分频
4、器(REFERENCE DIVEDER)、6位锁存器(6bit LATCH)、晶体振荡器(CRYSTAL)、3位锁存器和端口/测试模式接口(3bit LATCH and PORT/TEST INTERFACE)和数据接口(DATA INTERFACE)等电路。SP5748除了基准频率、环路滤波器和控制变容二极管的晶体管电路外,还包括PLL所有的必需单元,是一个完整的PLL频率合成器。工作频率为80MHz2.4GHz。,SP5748的数据、时钟和使能输入端用标准的3线式总线实现控制。可编程字有26位,其中2位用于端口选择;17位用于设置可编程分频器的分频比率;2位用于选择充电泵电流位C0和C1;
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 6.3 环路 PLL 电路设计 实例
链接地址:https://www.31doc.com/p-2147883.html