数字逻辑与数字系统课件.ppt
《数字逻辑与数字系统课件.ppt》由会员分享,可在线阅读,更多相关《数字逻辑与数字系统课件.ppt(114页珍藏版)》请在三一文库上搜索。
1、数字逻辑与数字系统,第一章 开关理论,1.3.3利用布尔代数化简逻辑函数,化简方法: 并项法: 利用A +A=1并项,消变量。 例7: F=ABC +ABC =AB(C +C) =AB 吸收法:利用A+AB=A并项,消变量。 例8: F=AB +ABCD(E+F)=AB(1+CD(E+F) =AB 消去法:利用A+AB=A+B,消变量。 例9: F=AB +AC+BC=AB+C(A+B) =AB+ABC=AB+C 配项法:利用A=A(B+B)配项,消去其他项的变量。 例10: F=AB +AC+BC=AB+AC+ (A+A) BC =AB+ABC+AC+ABC=AB+AC,化简要求:,1、逻辑
2、表达式最简 2、逻辑运算关系统一 最简与-或表达式: 乘积项最少且乘积项中变量因子最少。,1.4 卡诺图 1.4.1 卡诺图的结构与特点 是真值表的图格形式。所有变量分成行、列两组,按循环码取值排列。相邻两行或两列只有一个变量取值不同。 1、逻辑函数的最小项: 包含了该函数全部变量的乘积项,每个变量可以是原变量(取值1)或反变量(取值0) 。 n个变量的逻辑函数有2n个最小项,与函数真值表的变量取值(卡诺图的格)一一对应。,2、最小项表达式: (标准与-或表达式) 由函数值为1的变量取值对应的最小项相加构成的与-或表达式 3、最小项代表符m i 序号i为最小项中的原变量取1,反变量取0,按变量
3、排序组成的二进制数对应的十进制数值。 4、最小项和式m 用最小项代表符m i构成的最小项表达式 F(A,B,C,)= m,例:14 当三输入中至少有两个输入为低时输出为高。,函数的最小项表达式:,使函数值为“1”的最小项之逻辑和。 F =A B C + A B C + A B C +A B C F(A、B、C)= m0 + m1 + m2 + m4 =m(0、1、2、4) 与真值表中为“1”的项数相同。,1.4卡诺图,1.4.1卡诺图的结构和特点: 1、将变量分为行、列两组,相邻列(行)之间只有一个变量取值不同。 2、卡诺图的每个格代表了函数的一个最小项。 3、相邻两个最小项可以合并成一个乘积
4、项,并消去一个取值不同的变量。 相邻两列消去列变量。 相邻两行消去行变量。 4、具有循环邻接性。,B A AB CD B C A、B、C、D 取值 1 A、B、C、D 取值 0,1.4.2用卡诺图化简逻辑函数,一、由函数表达式写其卡诺图: 1、由最小项表达式写卡诺图 将表达式中出现的最小项所对应的卡诺图格中填入“1”,其余格填“0”。 2、由非最小项表达式写卡诺图 将函数转换成与-或表达式,在每个乘积项的变量范围内填入“1”,其余格填“0”。 3、具有无关项的函数的卡诺图 无关项对应的变量取值卡诺图格中填。,二、用卡诺图化简逻辑函数的规则和步骤,(1)以矩形圈形式合并2n个函数值(为1)相同的
5、卡诺图格,消去取值不同的变量,形成一个乘积项。 (2) 圈从大到小,直到所有函数值相同(为1)的格全部圈过。但每个圈中必须至少包含一个没有被其它圈包围的独立格。 (3)圈尽可能大,使乘积项的变量因子尽可能少。 圈尽可能少,使乘积项的个数尽可能少。 (4)所有乘积项之逻辑和为函数的最简与-或表达式。,三、具有无关项的逻辑函数表示方法,1、无关项 对函数值没有影响的变量组合所对应的最小项,用符号表示其函数值。(如BCD码中的伪码组合),用 i表示,i取值同最小项。 2、具有无关项的逻辑函数最小项表达式 f=m+ 3、具有无关项的逻辑函数卡诺图 在无关项格中-填入或X,表示函数值任意。 4、具有无关
6、项逻辑函数的化简 无关项可以任意取值“0”或“1”以满足合并圈扩大的化简要求,但不必全部圈。,1.5 集成门电路外特性,一、集成门电路类型: TTL -电源固定为5V。速度较快,功耗较大。常用于电子设备或台式仪器。 CMOS-电源范围可由3-18V,功耗小,性能稳定,常用于便携式仪器或设备。 二、集成门电路的主要参数指标: 1、输出电压指标 输出高电平电压UOHmin大于标准高电平U(1) 输出低电平电压UOLmax小于标准低电平U(0),2、 输入电压指标,当逻辑门的输入信号电压的最小高电平UIHmin高于开门电平Uon为逻辑1, 最大低电平UILmax 低于关门电平Uoff为逻辑0。信号电
7、平不能在Uon和Uoff之间 UOHminUIHmin 高电平抗干扰容限=UOHmin-UIHmin UILHmaxUOLmax 低电平抗干扰容限= UILmax-UOLmax 3、 输入电流指标 逻辑门输入高电平时电流IIH流入输入端, 逻辑门输入低电平时电流IIL从输入端流出。,4、 输出电流指标,逻辑门输出高电平时电流流出输出端,有最大值限制IOHmax 。 逻辑门输出低电平时电流从输出端流出,有最大值限制IOLmax。 5、 输出能力(扇出系数N) 逻辑门输出端可以最多连接其他门输入端的个数 低电平扇出:NL= IOLmax/ IIL 高电平扇出: NH= IOHmax/ IIH NL
8、 NH 6、 平均传输延迟时间(tpd) 输出信号延迟于输入信号的时间,反映了处理速度 7、功耗 逻辑门消耗 的能量:导通功耗Pon和截止功耗Poff,第二章 组合逻辑电路,组合逻辑的电路结构: 信号从输入端逐级向输出传输,没有后级向前级的反馈。 组合逻辑的特点: 任何时刻电路的输出状态只与当前的输入信号的状态有关,与电路原来的输出状态无关。,2.1组合逻辑分析,任务:根据已知电路图,分析输入、输出关系,确定电路功能。 方法: 2.1.2逐级电平推导 根据电路逐级分析使输出为1的各输入条件组合,分析电路功能。 2.1.2列表达式分析 根据电路图从输入到输出逐级写逻辑表达式,化简后分析电路功能。
9、 2.1.3列真值表分析 如果从表达式不能直接分析电路功能,可列真值表确定。,2.2组合逻辑设计,根据任务要求设计电路实现逻辑功能 2.2.1采用小规模逻辑门设计组合电路的步骤: 1、分析任务要求,归纳成逻辑问题。 2、确定输入、输出变量及逻辑定义。 3、根据逻辑问题的因果关系写逻辑表达式或列函数真值表,写最小项表达式。 4、化简逻辑函数得最简表达式或变换逻辑关系得满足设计要求的表达式形式。 5、根据表达式画逻辑图,并检查电路的驱动或时间延迟等是否符合工程要求。,2.2.2逻辑问题的描述,1、分析要解决的问题,确定必要的逻辑变量。 2、列真值表示各逻辑变量之间的关系。 简化真值表: 只列函数值
10、为“1”的变量组合。 若某变量的取值对函数值没有影响,则用表示取值“1”、“0”均可。,2.2.3逻辑函数变换,1、与非-与非形式 卡诺图圈“1” 得原函数最简与-或表达式,运用摩根定律得与非-与非表达式。 2、与-或-非形式 卡诺图圈“0”求反函数,运用摩根定律得原函数的与-或-非表达式。(两次求反,反函数求反) 3、或非-或非形式 卡诺图圈“0”求反函数,对各乘积项和函数运用摩根定律得 或非-或非表达式。(两次求偶),2.3考虑特殊问题的逻辑设计,2.3.1多输出函数的逻辑设计 在化简函数时保留各输出的公共项,以使整个电路形式最简。 2.3.2利用无关项的逻辑设计 利用对函数值没有影响的输
11、入任意项使函数更简。 2.3.3考虑级数的逻辑设计 逻辑门级数(与、或、非运算层次)增加,电路时间延迟增加。 (1级与非门延迟1ty,1级与或非门延迟1.5ty) 逻辑门级数减少,某些门的输入端可能增加。,2.4 组合逻辑中的竞争冒险,电路输出信号与输入信号不符合应有的逻辑运算关系 2.4.1竞争冒险的概念及其产生的原因 竞争同时输入的信号通过不同途径到达同一个门的时间有先后。 冒险由于竞争造成逻辑门错误输出干扰脉冲的现象。 F=AA,在A信号的上升沿(0-1)产生正脉冲冒险 F=A+A,在A信号的下降沿(1-0)产生负脉冲冒险,2.4.2消除竞争冒险的方法,1、增加选通信号P 当信号改变时,
12、选通信号无效,封锁逻辑门; 当信号稳定后,选通信号才有效,允许逻辑门输出改变。 需要考虑选通信号与输入信号的时序关系。 2、修改逻辑设计 增加冗余项,改变电路,屏蔽逻辑门输入的互补信号影响 。,例: F=AB+BC,当A=“1”且C=“1”时,F=B+B。在B信号的下降沿 ,由于B滞后于B,使F=“0”,产生竞争冒险。 增加冗余项AC,使: F=AB+BC=AB+BC+AC 当A=“1”且C=“1”时,F=B+B+1=“1”,消除竞争冒险。,2.5常用中规模组合逻辑标准构件,2.5.2 集成电路规模的划分 小规模集成电路SSI 器件集成。 中规模集成电路MSI 构件集成。如数据选择器、译码器、
13、编码器等。 大规模集成电路LSI子系统集成,定时器等。 超大规模集成电路VLSI系统集成。 单片机、中央处理器(CPU)等。,2.5.2数据选择器多路开关,一、结构:多输入、单输出 输入端:使能控制(选通) 1个 :ST 路径选择控制 n个:An-1A0 数据输入 2n个 :D2n-1D0 二、功能:当使能有效时(被选通),根据路径选择信号从多路数据中选择一路给输出。 A1A0 应用: D0 0 0 1、数据选择 D1 0 1 2、函数发生器 D2 1 0 Y 3、并行数据转换成 D3 1 1 串行数据 74153 双四选一MUX 74151 八选一MUX,三、数据选择器应用 1、信号选择控制
14、 2、改变信号传输发式 多路并行数据分时顺序输出,转换成串行数据。 数字信号的传输方式: 并行方式-一个信息(byte or word)的n位数符同时传输,传输速率较高。需要n条信号线和一条公共接地线。 串行方式-一个信息的n位数符以统一的时钟周期按位序依次传输,传输速率较低。只要一条信号线和一条公共接地线。可以采用移位时钟脉冲或依约定的速率传输,3、实现单输出组合逻辑函数(函数发生器)。方法: 当使能有效(ST=“0”),函数变量从选择控制端输入,输出可写成函数变量最小项和对应数据输入相与的或项。 (1)写函数的最小项表达式。 (2)数据选择器的使能接有效电平。 (3)根据数据选择器的控制输
15、入端数选择函数的变量数,并按最小项编号的位序从控制端输入 (4) 比较函数的最小项表达式和数据选择器的输出表达式,确定各Di的值。,2.5.3数据分配器,结构:单数据输入、多输出 输入端:使能控制(选通)1个ST,选择控制n(An-1A0),数据输入 1个D,输出端: 2n个Y0Y2n-1 功能:当使能有效时(被选通),根据选择控制信号将数据分配给多路输出中的一路。 A1 A0 0 0 Y0 D 0 1 Y1 1 0 Y2 1 1 Y3 例15.利用数据选择器和数据分配器实现4路数据传输电路 解: 4/1数据选择器74153输出连1 / 4分配器74155数据输入,2.5.4译码器,一、多一译
16、码器 1、结构:多输入、多输出 输入:使能控制(选通)若干个,n位二进制码A0-An-1, 输出开关量信号: Y0-Ym-1 (m=2n) 2、功能:当使能有效时(被选通),端口下标与输入的二进制码值相同的输出端为有效电平,指示了当前输入码,其他端口输出无效电平。 一组输入码只能使唯一的一个输出有效(电平与其他输出端不同)。 3、输出表达式:Yi ( An -1 -A0) =mi (使能控制有效时) 每个输出信号对应了输入码构成的最小项的反函数。 4、基本型号:74139(双2:4线译码器) 2位码输入,4个开关量输出,一个低电平有效的使能G 74138(3:8线译码器) 3位码输入,8个开关
17、量输出,三个使能控制:EN=G1G2AG2B;,74154(4:16线译码器) 4位码输入,16个开关量输出,两个使能G1G2同时为低电平有效。 74145(4:1线译码器) 4位BCD码输入,10个指示十进制数符的开关量输出。 5、译码器的应用 (1)地址译码将输入的地址码译成开关信号控制其他器件的使能CS(Chip Select) (2)实现用最小项表达式表示的组合逻辑函数,函数变量数与多一译码器的输入码位数相同。 用译码器实现组合逻辑函数的方法: (1)写函数各输出的最小项表达式,并应用摩根定理转换成最小项的“与非”形式。 (2)译码器的使能接有效电平。 (3)函数变量按最小项编号的位序
18、从地址码端输入。 (4) 采用与非门将译码器输出下标号与函数表达式中最小项编号相同的端口综合构成函数的输出端。n输出的函数需要n个与非门。,二、代码转换器 输入、输出都是二进制码,但编码形式不同。,BCD码/七段显示译码/驱动器 输入:一位BCD码(A3、A2、A1、A0); 三个控制信号LT、BI、RBI 均为低电平有效,控制优先级为: BI:灭灯; LT:试灯; RBI:灭零。 输出:七个开关量信号(Ya、Yb、Yc、Yd、Ye、Yf) 控制七段显示器的七个发光二极管显示与输入BCD码 对应的十进制数符。 7447:驱动共阳显示器LG5011BSR,输出低电平有效 共阳公共端高电平驱动、段
19、信号低电平驱动 7448:驱动共阴显示器BS201A ,输出高电平有效 共阴公共端低电平驱动、段信号高电平驱动,2.5.5编码器 输入开关量,输出是与有效输入下标对应的的二进制码,一、BCD码编码器 输入9个低电平有效的开关量I1I9,分别对应表示十进制数符“1”“9”; 输出一位BCD码D、C、B、A。 一组输出码只能表示的一个有效输入(电平与其他输出端不同),所以 任何时刻只能有唯一一个输入有效。 当多个输入同时有效时,输出码错误。当所有输入无效时,输出“0”的BCD码0000。 二、优先编码器 按输入开关量的标注大小规定其优先级别,允许多个输入同时有效,输出码与有效输入中级别最高的开关量
20、对应。,8/3线优先编码器(74148),端口: 输入:1个低电平有效的使能控制ST 8个低电平有效的开关量I0-I7 ,优先级依序为7-0 输出:三位反码编码输出 Y2-Y0 一个低电平有效的状态输出Yex, 一个低电平有效的扩展输出Ys, 功能: 当使能有效时(ST=0),输出二进制码为当前有效输 入端口下标的二进制码各位取反; 当使能有效且有有效输入( I0-I7中有0)时,Yex为0; 当使能有效但没有有效输入( I0-I7都为1)时,Ys为0,所以Ys可以向低优先级的编码器传递使能控制权。,题18、用一片74148和与非门设计8421BCD码优先编码器,10个输入:I9-I0,低电平
21、有效,优先级别按位序大小排 列,I9的级别最高; 4个输出:A3-A0,一位BCD码。 设计思路 1、74148输入I7-I0;I8、I9控制其使能ST。 2、当I9或I8有效()时, 8421BCD 码的最高位码A3为1;此时, 74148的使能无效(ST =1),其输出码Y2-Y0为全1。BCD码的低两位A2、A1为0,最低位A0取决于输入(I9有效时为1、I8有效时为0) 3、当I9和I8都无效(1)时, 8421BCD 码的最高位码A3为0, 74148的使能(ST=0)有效, 其输出码Y2-Y0为低3位码A2、A1、A0的反码。 4、利用I8、I9产生最高位输出码A3,利用I8、I9
22、和74148的Yex产生总的有效输出码状态标志,利用I9和Y0产生A0,利用Y2、Y1产生A1、A0。,.数据比较器,功能:采用逻辑运算关系比较两个二进制数A、B的大小,输出表示比较结果的(AB)、(AB)=AB;(Ab)、(aB)= (ab) 、(AB)= (ab) 、(A=B)= (a=b) 高电平有效,四、集成数字比较器的位数扩展,2.5.7 加法器,功能:采用逻辑运算关系实现两个n位二进制数A(An-1A0)、B(Bn-1B0)的加法运算,输出加运算的和S(Sn-1S0) 及最高位的进位Cn-1。 一、全加器 功能:实现三个一位二进制数的加运算。 输入:两个二进制加数A、B及低位的进位
23、输入Ci 输出:A加B的和S和进位输出Co 全加器的逻辑函数关系:,二、多位加法器 对输入的两个n位二进制数A和B进行加法运算,输出n位二进制和S及进位Co。,1、串行进位加法器 由n个全加器对两个加数的各位分别进行运算,低位全加器的进位输出Co接相邻高位全加器的进位输入Ci。各位加法器只对本位的输入进行运算,高位的进位输入必须等待低位运算结束后逐级传输,所以运算速度受位数影响。,二、超前进位四位集成并行加法器74LS283 输入:两组四位的二进制数A4A1和B4B1以及最低位进位输入C0 输出:A加B加C0的四位和S4S1及最高位进位输出C4。 超前进位:各进位输出直接由所有低位的输入求得。
24、 运算对象的位数增加不影响运算速度但影响电路的复杂程度。,S1=A1B1C0 ;C1=A1B1+(A1B1)C0=G1+P1C0 S2=A2B2C1 ;C2=A2B2+(A2B2)C1=G2+P2C1=G2+P2G1+P2P1C0 S3=A3B3C2 ; C3=A3B3+(A3B3)C2 =G3+P3C2=G3+P3G2+P3P2P1G1+P3P2P1C0 S4=A4B4C3 ; C4=A4B4+(A4B4)C3 =G4+P4C3=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0 其中:Gi=AiBi ;Pi=AiBi+AiBi=AiBi(Ai+Bi),三、用加补码方式实现
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 逻辑 系统 课件
链接地址:https://www.31doc.com/p-3183218.html