毕业设计(论文)-基于VHDL语言的多功能数字钟设计.doc
《毕业设计(论文)-基于VHDL语言的多功能数字钟设计.doc》由会员分享,可在线阅读,更多相关《毕业设计(论文)-基于VHDL语言的多功能数字钟设计.doc(50页珍藏版)》请在三一文库上搜索。
1、 黄河科技学院毕业设计说明书 第 I 页 基于 VHDL 语言的多功能数字钟设计 摘 要 VHDL作为一种硬件描述语言,可用于数字电路与系统的描述、模拟和自动设计与 仿真等,是当今电子设计自动化的核心技术。 本文使用VHDL语言设计了一个数字时 钟电路,给出了设计该数字系统的流程和方法。本设计方法具有硬件描述能力强,设 计方法灵活,便于修改等优点,大大降低了数字系统设计的难度,提高了工作效率。 本设计采用EDA技术,以硬件描述语言VHDL为系统逻辑描述手段设计文件,在 MAX+Plus工具软件环境下,采用自顶向下的设计方法,由各个基本模块共同构建了 一个基于CPLD的数字钟。 系统主芯片采用E
2、PM7128SLC84,由时钟模块、控制模块、计时模块、数据译码 模块、显示以及报时模块组成。经编译和仿真所设计的程序,在可编程逻辑器件上下 载验证,本系统能够完成时、分、秒的分别显示,由按键输入进行数字钟的校时、清 零、启停功能。 关键词:硬件描述语言,VHDL,数字电路设计, 数字钟 黄河科技学院毕业设计说明书 第 II 页 Digital Clock Design Based On The Hardware Description Language(VHDL) Author: 。 。 。 。 。 。 。 。 Tutor: 。 。 。 。 。 。 。 。 Abstract VHDL can
3、 be used to describe,simulate and digital system automatically. Nowdays,it becomes a key technology in automatic electronic design. There is a lot of superiority in this description language.This article introduces the method and the process using VHDL to design a digital system by an example of dig
4、ital clock dasign. The result given in this paper shows that VHDL is one of the strongest tools in hardware description and it is a flexible among the design method. The method given in this paper can reduce the difficulty of digital system design and improve the work efficiency. The use of EDA desi
5、gn technology, hardware-description language VHDL description logic means for the system design documents, in MaxplusII tools environment, a top-down design, by the various modules together build a CPLD-based digital clock. The main system chips used EPM7128SLC84, make up of the clock module, contro
6、l module, time module, data decoding module, display and broadcast module. After compiling the design and simulation procedures, the programmable logic device to download verification, the system can complete the hours, minutes and seconds respectively, using keys to modify, cleared , start and stop
7、 the digital clock. Key words: Hardware description language,VHDL, Digital circuit design, digital clock 黄河科技学院毕业设计说明书 第 III 页 目 录 1 绪论1 1.1 课题背景 .1 1.2 本课题研究的内容 .1 2 总体设计方案3 3 单元模块电路设计4 3.1 时间显示电路模块设计 .4 3.2 按键及指示灯电路模块的设计 .5 3.3 蜂鸣器及有源晶振电路的设计 .7 3.4 CPLD 编程下载电路的设计8 3.5 电源电路的设计 .9 3.5.1 变压器次级电压估算.9
8、3.5.2 变压器输入功率的计算.9 3.5.3 滤波电容参数的选取.10 3.6 EPM7128SLC84 器件介绍10 4 CPLD 编程设计11 4.1 系统信号的定义及顶层模块11 4.2 时钟节拍产生模块 .12 4.3 模式选择功能模块14 4.4 快速时间设置功能模块 .16 4.5 秒、分、时计时与时间调整模块 .16 4.6 闹铃时间设置模块18 4.7 闹铃与整点报时模块19 4.8 七段显示译码模块 .20 4.9 LED 显示模块 .22 黄河科技学院毕业设计说明书 第 IV 页 5 系统功能仿真25 5.1 时钟节拍产生模块的仿真波形 .25 5.2 模式选择功能模块
9、的仿真波形 .26 5.3 闹铃设置功能模块的仿真波形 .27 5.4 七段译码功能模块的仿真波形 .28 5.5 LED 显示功能模块的仿真波形 .30 5.6 系统总体功能仿真波形 .31 总 结32 致 谢33 参考文献34 附录 A:基于 CPLD 的多功能数字钟电路图 .35 附录 B:基于 VHDL 语言的时、分、秒等电路的源码.36 黄河科技学院毕业设计说明书 第 1 页 1 绪论 1.1 课题背景 我们已经进入了数字化和信息化的时代,其特点是各种数字产品的广泛应用。现 代数字产品在性能提高、复杂度增大的同时,其更新换代的步伐也越来越快,实现这 种进步的因素在于生产制造技术和电子
10、设计技术的进步。生产制造技术以微细加工技 术为代表,目前已进展到深亚微米阶段,可以在几平方厘米的芯片上集成数千万个晶 体管1。 PLD 器件和 EDA 技术的出现,改变了传统的设计思路,使人们可以立足于 PLD 芯片来实现各种不同的功能,新的设计方法能够由设计者自己定义器件内部逻辑和管 脚,将原来由电路板设计完成的工作大部分放在芯片的设计中进行。这样不仅可以通 过芯片设计实现各种逻辑功能,而且由于管脚定义的灵活性,减轻了原理图和印制板 设计的工作量和难度,增加了设计的自由度,提高了效率。同时这种设计减少了所需 芯片的种类和数量,缩小了体积,降低了功耗,提高了系统的可靠性2。 钟表的数字化给人们
11、生产生活带来了极大的方便,而且大大地扩展了钟表原先的 报时功能。诸如定时自动报警、定时启闭电路、定时开关烘箱、通断动力设备,甚至 各种定时电气的自动启用等,所有这些,都是以钟表数字化为基础的。因此,研究数 字钟及扩大其应用,有着非常现实的意义。 1.2 本课题研究的内容 本设计是基于 CPLD(MAX7000S 系列)的多功能数字钟设计。硬件界面为一个 6 位的 LED 数码管,时间显示方式为 6 位同时显示,即显示状态为:88:88:88。显 示的时间制为 24 小时制。三个时间设定按键,分别为 MODE 模式选择键,SET 设定 键和 CHANGE 数值修改键3。 按键功能介绍:MODE
12、按键用来选择当前数字钟的工作模式,系统正常工作在模 式 0 下。当在正常时钟模式下第一次按下 MODE 键时,系统进入模式 1,即闹铃模式, 在此模式下可以通过 SET 和 CHANGE 按键的配合使用来设定所需要的闹铃时间。当 再一次按下 MODE 按键后系统进入手动校时模式,在此模式下通过 SET 和 CHANGE 黄河科技学院毕业设计说明书 第 2 页 按键的配合使用,可以改变当前时间。SET 按键则用于在不同的模式下选择当前设定 的位置,比如当前设定的位置是小时,则再一次按下 SET 按键后当前设定的位置变为 分钟。CHANGE 按键用来将当前设定位置的时间值加 1,当长时间按下 CH
13、ANGE 按 键时,当前设定值为连续快速加 1,此功能用于快速设定时间4。 系统带四个指示灯电路,一个为电源指示灯,其他三个为工作状态指示灯,即分 别为 LED_ALARM、LED_HOUR 和 LED_MIN。LED_ALARM 用于指示当前是否设有 闹铃,当 LED_ALARM 指示灯亮时表明当前设有闹铃。LED_HOUR 和 LED_MIN 用 于指示当前设定的是时间的小时还是分钟,当 LED_HOUR 指示灯亮时表明此时设定的 是时间的小时值,当 LED_MIN 指示灯亮时表明此时设定的是时间的分钟值。 闹铃的功能是实现当到达预设的时间点时产生为时 20s 的“嘀嘀嘀嘀”急促短音。 整
14、点报时的功能是实现在每个整点的 5 秒钟前产生整点报时音,报时音为“嘀嘀嘀-嘟” 4 短一长音。 黄河科技学院毕业设计说明书 第 3 页 2 总体设计方案 整个设计的方式采用 TOP-DOWN 设计方法,即自顶向下的设计。这种设计方法 首先从系统设计入手,在顶层进行功能方框图的划分和结构设计。在功能级进入仿真 和纠错,并用硬件描述语言对高层次的系统行为进行描述,然后用综合工具将设计转 化为具体门电路网表,其对应的物理实现可以是 PLD 器件或专用集成电路。由于设计 的主要仿真和调试过程是在高层次上完成的,这一方面有利于早期发现结构上的错误, 避免设计工作的浪费,同时也减少了逻辑功能仿真的工作量
15、,提高了设计的一次成功 率5。 多功能数字钟设计分为 1 个顶层模块和 8 个功能子模块。顶层模块名称为 clock.v。各功能子模块分别为:系统分频功能模块 clk_generate.v、模式选择功能模块 mode_select.v、快速时间设置功能模块 fast_settime.v、秒分时计时与时间调整模块 time_mode0.v、闹铃时间设置模块 alarm_set.v、闹铃与整点报时模块 alarm.v、7 段显示 译码模块 decoder_7seg.v 以及 LED 显示功能模块 display.v。 图 2.1 整个系统的模块划分 黄河科技学院毕业设计说明书 第 4 页 3 单元
16、模块电路设计 3.1 时间显示电路模块设计 时间显示电路主要由两部分组成,如图 3.1 所示。其中一部分为六位 LED 数码管 的驱动电路,另一部分为 LED 数码管电路。LED 驱动电路由 Q1、Q2、Q3、Q4、Q5、Q6 六个三极管和 R5、R6、R7、R8、R9、R10 基极偏置电阻 组成。驱动三级管为 PNP 型三极管,用于开关电路中。当三极管 Q1 的基极(即 CPLD 的 LED0 输出端)为低电平时,Q1 的发射结正向偏置,集电结反向偏置,因此 三极管处于导通状态,此时有 Vce0.20.3V。反之当 Q1 的基极为高电平时 Q1 截止。 Q1Q6 的基极(LED0LED5)分
17、别接 CPLD 的 PIN74、PIN73、PIN70、PIN69、PIN68、PIN67,分别作为 LED 数码管的位选端6。 图 3.1 LED 显示电路 LED 的显示方式有静态显示和动态方式两种工作方式。LED 显示器工作于静态显 示方式时,各位的共阴极(或共阳极)连接在一起并接地(或+5V) ;每位的段码线 (Adp)分别与一个 8 位的锁存器输出相连。之所以为静态显示,是因为各个 LED 的 显示字符的字符一经确定,相应锁存器锁存的段码输出将维持不变,直到送入另一个 字符的段码为止。正因为如此,静态显示器的亮度都较高。但是因为静态显示方式下, Q1 9015 Q2 9015 Q3
18、9015 Q4 9015 Q5 9015Q6 9015 R4 330 R5 10K R6 10K R7 10K R8 10K R9 10K R10 10K R11 1.5K R12 1.5K R13 1.5K R14 1.5K R15 1.5K R16 1.5K VCC LED0LED1LED2LED3LED4LED5 A B C D E F G db 5 4 3 2 1 0 LED 黄河科技学院毕业设计说明书 第 5 页 各位 LED 的段码线都是独立的,因此一个 6 位的 LED 显示器需要占用 6*8+6=54 个 I/O 口,在这种情况下为了简化接线,本设计采用的是动态扫描方式来显示。
19、 在动态显示方式下,通常将所有位的段码线相应并联在一起,由一个 8 位的 I/O 口控制,形成段码线的多路复用,而各位的共阳极或共阴极分别由相应的 I/O 口控制, 形成各位的分时选通7。图 3.1 所示的电路是一个六位的 LED 显示电路。其中段码线 占用 1 个 8 位 I/O 口,而位选线占用六位 I/O 口。由于各段码线并联,8 位 I/O 口输出 的段码对各个显示位来说都是相同的。因此,在同一时刻,如果各位位选线都处于选 通状态的话六位 LED 将显示相同的字符。若使各个 LED 能同时显示出与本位相应的 字符,就必须采用动态显示方式,即在某一时刻,只让某一位的位选线处于选通状态,
20、而其他各位的位选处于关闭状态,同时,段码线上输出相应的要显示的字符段码。这 样,在同一时刻,六位 LED 中只有选通的那一位显示出字数,而其它则是熄灭的。同 样在下一时刻,只让下一位的位选线处于选通状态,而其它各位的位选线处于关闭状 态,在段码线上输出将要显示字符的段码,则同一时刻,只有选通位显示相应的字符, 而其它各位是熄灭的,如此循环下去,就可以使各位显示出将要显示的字符。 3.2 按键及指示灯电路模块的设计 根据电子电路常识,采用灌电流工作方式的电路的功耗要比采用拉电流方式工作 的电路小。因此本设计中所有的外部键盘,指示二极管均采用灌电流的工作方式。当 多功能数字钟的按键未按下时按键的输
21、出(即 CPLD 的输入)为低电平,当按键按下 时输出(即 CPLD 的输入)为高电平。 在本设计中只有三个按键,分别为 MODE、SET、CHANGE。MODE 按键用于模 式选择,按下一次 MODE 按键后电路进入闹铃设置模式,在该模式下可以用 SET 键来 选择当前是设置小时还是设置分钟,而用 CHANGE 键可以改变当前设置闹铃的小时或 分钟(向上加一) 。再按一次 MODE 键则进入手动校时功能模式8。按键电路如图 3.2 所示。 黄河科技学院毕业设计说明书 第 6 页 R 1 4.7K R 2 4.7K R 3 4.7K S1 M OD E S2 SE T S3 C HA NG E
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 毕业设计 论文 基于 VHDL 语言 多功能 数字 设计
链接地址:https://www.31doc.com/p-3283586.html