何时使用软件仿真,何时使用硬件仿真.doc
《何时使用软件仿真,何时使用硬件仿真.doc》由会员分享,可在线阅读,更多相关《何时使用软件仿真,何时使用硬件仿真.doc(3页珍藏版)》请在三一文库上搜索。
1、何时使用软件仿真,何时使用硬件仿真大约在 40 年前,Comprehensive CompuTIng Systems and Services公司在市场上推出了首个名为 TEGAS 的商业数字软件仿真器,该设备主要用于测试生成和软件仿真系统。这一对门级电路进行仿真的系统由一个小型专家团队开发,而在此之前只有针对晶体管级电路进行仿真的模拟仿真软件。TEGAS 是其专用的描述语言。这种语言仅用于生成数字电路测试向量。最终,仍须通过原型板进行设计验证。随着 20 世纪 80 年代早期计算机辅助工程 (CAE) 行业的兴起,数字软件仿真器或逻辑软件仿真也在电子工程界流行起来,成为设计验证的主要手段。到
2、 20 世纪 90 年代末,数字软件仿真器逐渐发展演变为寄存器传输级 (RTL) 软件仿真器,这种软件仿真器支持两种流行的硬件描述语言 (HDLs) Verilog 和 VHDL。现有的 EDA(电子设计自动化,CAE 和 CAD 的产物)供应商用了十多年的时间在同一个工具中支持这两种语言。如今,Synopsys、Cadence 和 Mentor Graphics这三家大型 EDA 供应商,都提供各自的 HDL 软件仿真器,在市场上呈现三足鼎立的状态。多年来一系列的改进使得 HDL 软件仿真器变得愈加完美。现在,它是一款不可限量的工具,是设计验证和假设分析中必不可少的工具,但其还是有自身的局限
3、性,即设计规模不能超过 1 亿个 ASIC 等效门。这种限制较为随意,事实上,仍然可以对更大型的设计进行软件仿真,只是执行速度奇慢无比。一个示例若要使用在 10 Hz 下运行的现代软件仿真器来仿真在 100 MHz 下运行的 1 亿 ASIC 门设计上的一秒钟的真实数据,这绝非易事。在这种设计复杂度下,可能需要花费 1 千万秒的时间。即 2,778 小时,或者 115 天。一秒钟的 100 MHz 真实数据等于 1 亿个时钟周期,这个数字相当大,可能会超出处理典型测试平台的要求。在处理典型测试平台时,一毫秒或者更短时间就足够了,在大内存配置的最新 PC 上运行时,则会将执行时间缩短至一天或更短
4、。这是个合理的目标。HDL 软件仿真器可以在 PC 场中并行运行,每个 PC 会处理功能完善的测试平台。半导体公司有成千上万台 PC 构成的计算场全天运行。但 1 亿周期仍不足以处理嵌入式软件设计。由于处理软件在本质上为串行流程,所以对于这项任务来说,有必要按顺序执行数十亿周期。然而,带有 HDL 软件仿真许可的 PC 场却鞭长莫及。软件程序无法在子集中进行拆分,再并行运行。那么,要如何验证 SoC 设计的嵌入式软件呢?进入硬件仿真时代硬件仿真其实由来已久,它给设计人员在流片前提供了一种更为准确的电路行为描述,因为硬件仿真是通过真实的电路和逻辑来实现设计。硬件仿真始于 20 世纪 80 年代末
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 何时 使用 软件 仿真 硬件
链接地址:https://www.31doc.com/p-3377681.html