基于MIMO技术的视频缓存器设计方案.doc
《基于MIMO技术的视频缓存器设计方案.doc》由会员分享,可在线阅读,更多相关《基于MIMO技术的视频缓存器设计方案.doc(4页珍藏版)》请在三一文库上搜索。
1、基于MIMO技术的视频缓存器设计方案随着高速处理器的不断发展,嵌入式系统应用的领域越来越广泛,高速大容量缓存器被广泛应用于音视频系统中,然而专用的高速大容量缓存芯片价格过于昂贵,传统SDRAM在带宽上已经逐渐无法满足应用要求,特别是对于多路数据多进多出时,两者都无法很好的满足要求,这里提出一种利用双沿随机动态存储器(DDR SDRAM)结合外加专用电路的设计方案。设计应用在基于DVB-C的EOAM调制器系统中,该系统的基本要求能够缓存集合多路视频TS流的千兆IP数据,并对IP数据进行多路高速分发;输入为2个千兆网口,输出至RF射频接口的数百个数据分发通道。在以往系统设计中,有人提出使用普通SD
2、RAM芯片作为物理缓存单元,但是由于该类芯片工作速度限制,在基本位宽条件下,达不到上述系统的高带宽要求。若不提高芯片速度,单纯提高位宽,由于各位数据的延时不同,且SDRAM采用的33 V电压的上升下降沿过渡较宽,将导致芯片数据采样的稳定时间窗变窄,数据传输可靠性下降;同时由于位宽增大,引脚变多,造成设计复杂度的直线上升。本文使用DDR SDRAM作为存储单元,在不改变系统时钟的情况下,利用时钟双沿传输数据,将同频率芯片的传输带宽在SDRAM基础上提高了一倍,很好地满足了高带宽缓存的需要。1 DDR存储器简介DDR存储器即双数据率同步动态随机访问存储器,它和早期的单数据率同步动态随机访问存储器一
3、样,内部存储单元采用电容充电来保存数据,因此必须不断地对电容充电以保持数据,这就是所谓的刷新。SDRAM的数据总线在每个时钟的上升沿存取数据,而DDR SDRAM则在每个时钟的上升沿和下降沿都存取数据,这样在数据总线宽度和时钟频率不变的条件下数据总线带宽得到了一倍的提升。2 系统设计设计采用Xilinx公司的Sptan3a-dsp 1800a作为主控制器,使用Micron公司的MT64V32X16芯片作为存储介质,最大存储容量为512M。本系统的逻辑部分由仲裁模块、输入缓存模块、调度判决模块、地址转换模块和DDR接口控制模块等部分组成,结构框图如图1所示。核心控制器中的仲裁模块产生相应的控制命
4、令。完成上电后的初始化复位,并在系统运行过程中,针对工作优先级,发出刷新指令、写操作指令和读操作指令;DDR接口控制模块根据DDR芯片操作的基本时序,实现核心控制器指令的针对物理芯片的信息传输;南于DDR芯片具有不可实时操作特性,必须使用内部输入缓存RAM进行基本的实时数据缓冲;而地址转换模块、调度判决模块则和内部输入缓存RAM配合,完成对DDR芯片内部存储空间的映射工作。3 DDR核心控制器设计DDR存储器是一种指令相对复杂的高速存储芯片,它在上电后必须完成初始化才能进行其它操作;而且不支持单周期读写操作,只支持周期为2、4、8突发读写操作。另外,DDR芯片由于其电容特性,数据保存在其中是不
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 MIMO 技术 视频 缓存 设计方案
链接地址:https://www.31doc.com/p-3411222.html