基于FPGA的帧同步的仿真和设计毕业论文.doc
《基于FPGA的帧同步的仿真和设计毕业论文.doc》由会员分享,可在线阅读,更多相关《基于FPGA的帧同步的仿真和设计毕业论文.doc(51页珍藏版)》请在三一文库上搜索。
1、天津工程师范学院2007届毕业生毕业设计Tianjin University of Technology and Education毕 业 论 文38天津工程师范学院本科生毕业论文基于FPGA的帧同步的仿真和设计The simulation and design with FPGA for the framers synchronization毕业设计(论文)原创性声明和使用授权说明原创性声明本人郑重承诺:所呈交的毕业设计(论文),是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知,除文中特别加以标注和致谢的地方外,不包含其他人或组织已经发表或公布过的研究成果,也不包含我为获得 及
2、其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体,均已在文中作了明确的说明并表示了谢意。作 者 签 名: 日 期: 指导教师签名: 日期: 使用授权说明本人完全了解 大学关于收集、保存、使用毕业设计(论文)的规定,即:按照学校要求提交毕业设计(论文)的印刷本和电子版本;学校有权保存毕业设计(论文)的印刷本和电子版,并提供目录检索与阅览服务;学校可以采用影印、缩印、数字化或其它复制手段保存论文;在不以赢利为目的前提下,学校可以公布论文的部分或全部内容。作者签名: 日 期: 学位论文原创性声明本人郑重声明:所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成
3、果。除了文中特别加以标注引用的内容外,本论文不包含任何其他个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个人和集体,均已在文中以明确方式标明。本人完全意识到本声明的法律后果由本人承担。作者签名: 日期: 年 月 日学位论文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定,同意学校保留并向国家有关部门或机构送交论文的复印件和电子版,允许论文被查阅和借阅。本人授权 大学可以将本学位论文的全部或部分内容编入有关数据库进行检索,可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。涉密论文按学校规定处理。作者签名:日期: 年 月 日导师签名: 日期: 年 月 日指
4、导教师评阅书指导教师评价:一、撰写(设计)过程1、学生在论文(设计)过程中的治学态度、工作精神 优 良 中 及格 不及格2、学生掌握专业知识、技能的扎实程度 优 良 中 及格 不及格3、学生综合运用所学知识和专业技能分析和解决问题的能力 优 良 中 及格 不及格4、研究方法的科学性;技术线路的可行性;设计方案的合理性 优 良 中 及格 不及格5、完成毕业论文(设计)期间的出勤情况 优 良 中 及格 不及格二、论文(设计)质量1、论文(设计)的整体结构是否符合撰写规范? 优 良 中 及格 不及格2、是否完成指定的论文(设计)任务(包括装订及附件)? 优 良 中 及格 不及格三、论文(设计)水平1
5、、论文(设计)的理论意义或对解决实际问题的指导意义 优 良 中 及格 不及格2、论文的观念是否有新意?设计是否有创意? 优 良 中 及格 不及格3、论文(设计说明书)所体现的整体水平 优 良 中 及格 不及格建议成绩: 优 良 中 及格 不及格(在所选等级前的内画“”)指导教师: (签名) 单位: (盖章)年 月 日评阅教师评阅书评阅教师评价:一、论文(设计)质量1、论文(设计)的整体结构是否符合撰写规范? 优 良 中 及格 不及格2、是否完成指定的论文(设计)任务(包括装订及附件)? 优 良 中 及格 不及格二、论文(设计)水平1、论文(设计)的理论意义或对解决实际问题的指导意义 优 良 中
6、 及格 不及格2、论文的观念是否有新意?设计是否有创意? 优 良 中 及格 不及格3、论文(设计说明书)所体现的整体水平 优 良 中 及格 不及格建议成绩: 优 良 中 及格 不及格(在所选等级前的内画“”)评阅教师: (签名) 单位: (盖章)年 月 日教研室(或答辩小组)及教学系意见教研室(或答辩小组)评价:一、答辩过程1、毕业论文(设计)的基本要点和见解的叙述情况 优 良 中 及格 不及格2、对答辩问题的反应、理解、表达情况 优 良 中 及格 不及格3、学生答辩过程中的精神状态 优 良 中 及格 不及格二、论文(设计)质量1、论文(设计)的整体结构是否符合撰写规范? 优 良 中 及格 不
7、及格2、是否完成指定的论文(设计)任务(包括装订及附件)? 优 良 中 及格 不及格三、论文(设计)水平1、论文(设计)的理论意义或对解决实际问题的指导意义 优 良 中 及格 不及格2、论文的观念是否有新意?设计是否有创意? 优 良 中 及格 不及格3、论文(设计说明书)所体现的整体水平 优 良 中 及格 不及格评定成绩: 优 良 中 及格 不及格(在所选等级前的内画“”)教研室主任(或答辩小组组长): (签名)年 月 日教学系意见:系主任: (签名)年 月 日摘 要随着网络的普及和发展,对数据的传输标准也在随之不断的提高。这就在数据的控制问题上提出了更大的要求。在数字信号中,数据一般都是以帧
8、结构存在的,各个时隙的位置可以根据帧定界信号加以识别。因此在数字通信网中,帧同步是同步复接中最重要的部分,它包括帧同步码的产生和帧同步码的识别。文中介绍了二分查找法的工作原理及帧同步的实现过程。在研究运算规则的同时,根据国际光互联论坛制定的甚短距离光传输标准对三种不同的查找方案进行了比较,最终选择二分查找法作为实践对象。其中,基本结构设计上采用了六级并行计算模式,再根据具体步骤制定帧同步的流程图,并以Altera公司开发的EDA工具QuartusII作为编译、仿真平台,完成了帧同步的硬件语言描述,从而达到了对数据结构中帧定界的查找目的。通过对仿真测试和对输出波形的理论分析,证明程序工作正常、方
9、法行之有效,可以满足相关标准及使用要求,并在速度、准确率体现了二分查找算法的优越性。 关键字:帧定界;帧同步码;FPGA;甚短距离光传输ABSTRACTAlong with the universality and developments of the network, the datas delivering standards was also in the immediately continuous exaltation. This put forward the greater request on the control problem of the data. In digit
10、al signal, the data invariably existed with the structure of framer, and the each position of the time partition could be located with framer Delimitation. Therefore, in the digital connecting system, the framers synchronization was the most important part, and it included the creation and identific
11、ation of the framers synchronization code.The essay introduces working principle of the seeking law and the realization of frame synchronization. When research operation is regular, with the standard of very short reach which is made by optical international forum to compare the three different seek
12、ing schemes, eventually select the dividing-seeking is practice object. In which, on basic structural design has adopted 6 level parallel calculations pattern, establish the flow chart of frame synchronization again according to specific step, and with the EDA tool of Altera companys development Qua
13、rtus II action compile and emulate platform, have completed the hardware language of framer synchronization describe, so have reached the delimiter seeking purpose in data structure. Through the emulation test and the theoretical analysis for export waveform, proof program work is normal , has effec
14、tive method , can satisfy relative standard and use to ask , and has embodied the voluntarily optimize function in the process.Key words: framer Delimitation;the framers synchronization code;FPGA;VSR目 录1 绪论11.1 SDH与帧同步概述11.2 FPGA现状与发展21.3 论文内容介绍32 帧同步42.1 引言42.2 帧数据结构42.3数据传送52.3.1 发送方向的数据传送52.3.2 接
15、收方向的数据传送52.3.3 OC-192帧至数据通道映射52.4 VSR帧同步63 算法原理83.1 引言83.2 OC-192帧同步模块功能描述83.3 帧对齐方案83.3.1 常见帧对齐方案概要83.3.2 帧对齐电路结构性能分析123.3.3 OC-192帧同步模块总体电路结构124 设计与实现134.1研究背景与语言工具简介134.1.1 FPGA概述134.1.2 Verilog HDL语言简介134.1.3 Quartus II仿真环境简介144.2 帧同步算法的设计164.2.1 模块设计174.2.2 设计仿真235 结论266 参考文献277 附录287.1 基于Veril
16、og HDL语言的实体整体描述287.2 二分查找法原理仿真图348 致谢35英文资料及中文翻译1 绪论1.1 SDH与帧同步概述 1986年CCITT(现在的ITU-T)以美国的同步光网络(SONET)为基础开始制定SDH标准。此后陆续通过了一系列关于SDH的建议,到目前为止已形成了一个完整的全球统一的光纤数字通信标准。 SDH传输网具有以下优点: (1)全球通用的光接口标准; (2)一次到位的同步复用方式使传输系统的硬件品种、数量减少; (3)可以简单地升级到更高的速率等级; (4)有丰富的开销可供网络管理使用,具有强有力的标准化网管功能; (5)具有承载诸如ATM(异步传输模式)的能力。
17、SDH/SONET被定义为一些由SDH/SONET网络部件组成的网络。这些形成同步的数字传输、复接、分接和互联。已有全球通用的网络节点接(NNI),从而简化了信号的互通以及信号的传输、复用、交叉连接和交换过程。同时已有一套标准化的信息结构等级即同步传输模块STM,并具有一种块状帧结构,安排了丰富的开销比特用于网络的运行、管理和维护;基本的网络部件有终端复用器(TM)、分插复用器(ADM)和同步数字交叉连接设备(CSDXC)等,其功能各异,但都有统一的光接口,能够在基本光缆上实现横向兼容,允许不止一家设备在光路上互通;已有一套特殊的复用结构,允许PDH和SDH等信号都能进入其帧结构,因而具有广泛
18、的适应性;大量采用软件进行网络配置和控制,使得新功能和新特性的增加比较方便,适应将来的不断发展。随着Internet和SDH/SONET的不断发展,使得越来越多的采用光互联的电信设备放置于同一大楼甚至同一机房内,在这些短距离光互联采用标准SDH/SONET接口器件成本较高,局域网内短距离采用甚短距离光互联系统(VSR)将大大降低成本。VSR-4是OIF(Optical Internetworking Forum光互连论坛)制定的一套协议。这种VSR接口使用OC-192速率和格式,速率为10Gbit/s与长距离接口不同,这种应用不需要一定使用OC-192信号在网络组件间串行传输,而可以把信号映射
19、到一些并行通道里传输(在数根光纤或者单根多模光纤上传输),同时一也可以使用多种光纤和波长。OIF在研究了多种可能的接口后,制定了4种OC-192 VSR协议标准。VSR采用SDH/SONET 帧的接口,用并行光技术来取代昂贵的串行互联,使业务提供者可以低成本有效地解决客户在入网点内部传送STM-64/OC-192帧格式数据。VSR传输设备用由12只850nm垂直腔面发射激光器(VCSEL)组成的激光器阵来代替传统的串行单激光器接口传输10Gbit/s数据。同步是通信系统中一个重要的实际问题。数字通信中的消息数字流总是用若干码元组成一个“字”,又用若干“字”组成一“句”。因此,在接收这些数字流时
20、,必须知道这些“字”、“句”的起止时刻,在接收端产生与“字”、“句”起止时刻相一致的定时脉冲序列,称为“字”同步和“句”同步,统称为帧同步或群同步。可以说,在同步通信系统中,“同步”是进行信息传输的前提,这就要求同步系统应有高的可靠性。为了更加有效地利用信道,将低速数据合成一路高速数据传输,为了保证接收端能和发送端一致,必须有一个帧同步系统以实现发送端和接收端的帧同步。实现帧同步的基本方法是在发送端循环地插入帧同步码组,接收端通过检测该帧同步码组以达到帧同步。帧同步系统是由发送端的帧同步码组产生电路和插入电路以及接收端的帧同步电路所组成,而帧同步电路的结构对同步性能的影响是主要的。1.2 FP
21、GA现状与发展过去,通常使用电路原理图来实现群同步算法,如:逐比特移位法和预置启动搜索法,设计都较复杂,要求设计者有丰富的硬件电路设计经验,要很熟悉器件的结构及功能,设计时间较长,维护工作也很困难。本文使用Verilog HDL语言编写程序代码,经过综合、仿真和优化等过程,最终将产生的门级网络表用开发工具自动写入到芯片中,以代替传统原理图来实现群同步算法,主要原因有:Verilog HDL具有强大的语言结构,是一种集设计、模拟、综合为一体的标准硬件描述语言,设计灵活,可以用模拟器来验证程序的功能和时序的正确性;不要求设计者非常熟悉器件的内部结构,使得设计者可以集中精力从事设计构思;Verilo
22、g HDL程序可读性较好,可以在各EDA平台上运行,具有良好的可移植性和维护性;Verilog HDL的设计可以与工艺无关。FPGA/CPLD是20世纪90年代发展起来的大规模可编程逻辑器件,随着EDA技术和微电子技术的进步,FPGA的时钟延迟可达到ns级,结合其并行工作方式,在超高速、实时测控方面有非常广阔的应用前景;并且FPGA具有高集成度、高可靠性,几乎可以将整个设计系统下载于同一芯片中,实现所谓片上系统,从而大大缩小其体积,因此以FPGA/CPLD为代表的可编程逻辑器件受到了世界范围内广大电子设计工程师的普遍欢迎,应用日益广泛。在国外,FPGA的技术发展与应用已达到相当高的程度;在国内
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 FPGA 同步 仿真 设计 毕业论文
链接地址:https://www.31doc.com/p-3920432.html